This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1287615/am6442-mcu_spi0-usage
尊敬的支持团队：
在客户系统中、有必要使用 AM6442的 SPI、1、2、3、4、但 SPI4与 SPI0的某些 CSS 相冲突。
是否可以从实时内核中使用 MCU_SPI0而不是 SPI4？
在 SysConfig 中、MCU_SPI0不发生冲突、但请告诉我这种用法是否可行 如果是、我应该注意什么？
此致、 金江市
金江市
所有处理器和 DMA 都有向 SoC 存储器映射中列出的任何存储器映射端点读取和写入的物理路径、因此不存在连接问题。
如果跨越互连域，可能会有额外的延迟，请参见 TRM (Rev H)中的图3-1。 所有 SPI 是否都需要使用所有可用的 CS？
--保罗
您好、Paul、
感谢您的答复。
所有 SPI 都希望使用所有可用的 CS、但会考虑减少这些 CS。
我理解到最新版本的 TRM (修订版 G)？ www.ti.com/.../spruim2g.pdf
修订版本 H 可用。 https://www.ti.com/lit/pdf/spruim2
保罗
感谢您的支持
我将 与我的客户分享最新的 TRM。
关于您提出的以下问题、根据我之前的帖子、 所有 SPIs 都希望使用所有可用的 CSS、但我正在考虑减少它们。
保罗说： 所有 SPI 是否都需要使用所有可用的 CS？
使用所有 CSS 是否存在任何问题或问题？
ChL tian 说：使用所有 CSS 是否有任何问题或顾虑？
不用担心、只需确保了解器件不要求使用所有 CS 信号。
感谢您的支持。
我会与我的客户分享。
