This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1430955/am6442-detail-of-r5f-cpu-core-register
工具与软件：
您好！
我是否可以对 CPU 内核寄存器有疑问？
我们可以看到 R5F、A53、ARM CPU 的内核寄存器。
是否需要手动设置这些寄存器？
我想知道 R5F CPSR 的详细信息。 (我认为该寄存器是 CPU 状态寄存器)
或者 TI 还没有文档、因为该寄存器是 ARM IP、只能看到 ARM 开发？
谢谢！
Gr
您需要查看 ARM 架构参考手册 ARMv7-A 和 ARMv7-R 版本。
还有单独的 TRM、例如 Cortex-R5。
所有这些都可以从 ARM 免费获得。
此致、
Dominic
您好、Dominic：
感谢您提供的信息。
最后、我想检查这一点。
您知道 CPSR 默认值吗？
或者我们应该请求 ARM？
您好、GR：
我不确定"默认值"是什么意思。 CPSR 是"当前程序状态寄存器"。 因此、根据您执行的代码、温度传感器会不断变化。
如果您正在寻找复位默认值：ARM 架构参考手册中介绍了这些默认值、请搜索"获取复位异常的伪代码说明"。 大多数 CPSR 位在复位时具有固定的默认值、但 CPSR 是固定的。 T 位取决于 SCTLR。 TE 和 CPSR。 E 取决于 SCTLR.EE。 对于这两个位、您需要查看 Cortex-R5 TRM 和 TI 文档(尽管我不确定是否有记录这些详细信息)、因为它们是由 Cortex-R5角度的"配置信号"确定的。 这些信号由 TI 实现、可以通过以恒定值驱动它们、或通过将它们连接到 AM64x 内部的某种逻辑。
我可以从快速搜索中找到、CTRLMMR_SEC_CLSTR0_CFG 寄存器包含一个 TEINIT。 我想可以有把握地假设该位驱动 Cortex-R5的 TEINIT 配置信号、进而确定 SCTLR。 决定 CPSR。 T 位默认复位。
我理解。
