工具与软件：
尊敬的 TI：
目前 TDA4上的 PCIe2_DAT0存在问题。 我们将使用 ti-uboot-2023.04来使 TDA4进入 u-boot 级、然后加载并启动 MCU2-0的固件。
PCIe 模块索引2配置为通过 PCIe2_DAT0区域访问具有 TDA4的另一个电路板的存储器。
问题是、我无法从 MCU2-0访问 PCIe2_DAT0区域。 下面总结了我到目前为止所做的尝试：
1. PCIe2_DAT0存储器位于48位地址空间内。 (0x4400000000)
MCU2-0的 RAT 单元配置为将此存储器区域(0x4400000000)映射到 ARMSS_RAT_Region2地址范围(0x10000000)
我将 CCS 连接到 MCU2-0、并使用内存浏览器从映射的存储器区域(0x10000000)中读取。
结果：我得到"？" 在"Memory Browser"视图中、看起来 TDA4已崩溃。
CCS 输出：MAIN_Cortex_R5_0_0：错误：(错误-1170 @ 0x0)无法访问 DAP。 重置设备、然后重试此操作。 如果错误仍然存在、请确认配置、对电路板进行下电上电、并/或尝试更可靠的 JTAG 设置(例如、降低 TCLK)。 (仿真软件包20.0.0.3178)
MAIN_Cortex_R5_0_0：尝试20次后无法确定目标状态
MAIN_Cortex_R5_0_0：在断开连接之前无法从目标移除调试状态。 程序存储器中可能仍嵌入了断点操作码。 建议您在连接和重新加载程序之前重置仿真器、然后再继续调试
2.尝试避免任何 RAT 配置问题、并使用 A72内核窥探 PCIe2_DAT0区域：
我将 CCS 连接到 a72、并使用内存浏览器从内存区域0x4400000000中读取。
它只是显示"？" (无法从该地址读取)但这次 TDA4不会像从 R5那样崩溃。
注意："Memory View"设置为"CPU Memory View"。
3、和2相同、但这次我把 Memory Browser 的"Memory"视图设置为"Physical Memory View"。 
现在我可以看到来自另一个板的数据。 (工作正常！)
对我来说、得出的结论是 PCI 配置/访问一般都可以正常工作。 但访问 PCIe2_DAT0存在一个一般问题。
您能在此处帮助我吗？ 我们的最终目标是从 MCU2-0访问它。
谢谢、此致、
Thomas
您好、Thomas：
对于 Linux、有一种机制来定义内存空间的某些标志、就像本文档中那样： https://elinux.org/Device_Tree_Usage
我不知道如何为您的代码处理这一情况、但这可能缺失了？
此致、
Takuma
您好、Thomas：
您是否还可以确认是否删除了 NB1线路？ 根据 TRM、我看到 NB0适用于 MSMC0、NB1适用于 DDR。
至于防火墙,我不是太精明在这个领域。 但是,我确实看到你已经为这个打开了一个单独的线程,我的一位在这个领域更有知识的同事已经收到通知(虽然,他的答复会有一个延迟,因为他不在办公室): https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1449673/tda4vm-inconsistency-with-ti_sci-firewall-configuration?tisearch=e2e-sitesearch&keymatch=firewall#
根据该其他论坛主题、我假设您可能找到了适用于防火墙的 TISCI 文档、但在此处链接以防万一： https://software-dl.ti.com/tisci/esd/latest/2_tisci_msgs/security/firewall_api.html
此致、
Takuma
您好、Thomas：
未删除 NB1行。 为了完整起见、我将整个 j721e_init.c 文件粘贴到此处：
[报价]谢谢、我会查看这篇文章。
[/quote]未删除 NB1行。 为了完整起见、我将整个 j721e_init.c 文件粘贴到此处：
[报价]SoC 内部互连时、R5FSS 应该能够根据下图访问 PCIe。
但是、作为一个我将再次重申的免责声明、使用 RTOS 的 PCIe (也意味着通过 R5F MCU 的 PCIe)尚未经过验证、我们也没有计划在 SDK 中启用此功能。
此致、
Takuma
