[参考译文] 一个 SCAA880：PLL 未锁定

您好、Niek、

您能否共享您的晶体的配置文件和数据表？

此致、
通道

你好，莱恩！

使用配置文件、您是指写入 CDCE913的寄存器设置？ (我正在使用微控制器向其写入数据)

使用的晶体是 ABL-11.2896MHz-B4Y。 我已附上数据表。

感谢您深入了解这一点！

此致、

NIEK Ten Brinke

e2e.ti.com/.../ABL_2D00_10083.pdf

你好，莱恩！

以下是写入 CDCE913的寄存器设置：

忘了说、但我们从电路板上移除了电容器(并将内部电容器设置为20pF、如上文所述)

Niek、

我习惯使用更高频率的 PLL、使用电荷泵代替电压相位检测器、但我仍然认为您的原理图对我来说似乎很可疑。 我将查看应用手册中的图5、并将其与您拥有的器件进行比较。

1.我知道在运算放大器中、运算放大器的输出与输入短路、但这是否合理？ 我怀疑这是错误。 可能目的是输出电压接近1.8V、他们希望将其升压至5V。如果是、这将是一种具有增益的反相配置。 在任何情况下、我都对该运算放大器非常怀疑

在原理图中、您有串联 R1和分流 C6。 我认为 R1会将电压转换为电流。 但在原理图中、它们有一个分流器 R+C、而不仅仅是分流器 C。我认为这是为了创建一个稳定所必需的零点。 在应用手册中、将 R8和 C17接地。

一般而言、当您在环路滤波器中放置运算放大器时、出错的自由度会更高。 请确保您不会被运算放大器的输入电源轨所卡住。 此外、如果运算放大器产生180度相移、就像在反相模式下一样、这意味着来自相位检测器的 PLL 输出应具有负特性。 我没有看到要反相的位、但您始终可以反相输入。 这是一个异或相位检测器、因此运算放大器很好地使 PLL 具有完整的拉入范围、但要注意它带来的任何复杂问题。

此致、
Dean

尊敬的 Dean：

感谢您的观看！ 小建议："运算放大器"不是运算放大器，它是具有漏极开路输出的比较器；)如果我理解正确，它会将电压钳制到1V8……

关于2：该关断 R 的值为0、那么我猜我也可以将其保留在外面吗？

此致、

NIEK Ten Brinke

Niek、

我想您认为、如果 R 的值为0、那么您应该能够将其排除。

查看该相位检测器、它似乎没有分频器。 然后、我预计 SIGIN 和 COMPIN 引脚的频率应相同。 我看到 Y1是44.1kHz。 那么、您是否将44.1kHz 的频率输入到 SIGIN 中？ 如果是这样、我看到一个100nF 电容器、但对于这个较低频率的信号来说、这个电容器可能不够大。

此致、
Dean

确实如此！ SIGIN 通过传入的 I2S 数据(CD 播放器)连接到 LRCLK。 我尝试直接在 SIGIN 引脚上测量、一切看起来都很好！

Niek、
好的、听起来这种情况已经解决。
此致、
Dean

什么？ 哎呀、不、没有解决。。。 "确实、"这是指问题"您是否将44.1kHz 输入 SIGIN？"
很抱歉让人误解！ 现在我重新阅读了我的帖子、我发现它很容易被误解！ 再次抱歉！

Niek、

很抱歉、我过早地假设这已解决。 44.1kHz 时、0.1uF 为227欧姆、对于 SIGIN 上的交流耦合电容而言、这似乎有点高。


很多时候、当输出降低到电源轨时、PLL 会察觉到一个输入的频率高于另一个输入的频率。 现在、您可以测量芯片的44.1KHz 输入、但有时如果功率级别太低、它可能会认为频率低于实际频率。 或者、由于交流耦合电容器较低、因此会计算44.1kHz 信号的更高谐波、而不是基波信号。

大多数 PLL 都有某种方法来测试这一点、并查看分频器的实际输出、这样您就可以看到 PLL 实际感知到的输入频率是多少。 我不是这个 PLL 的家庭、但也许有办法做到这一点。

此致、
Dean

尊敬的 Dean：


感谢您的回复！
从数据表中、我找不到确定感知输入频率的方法。 那么、您建议做什么？ 使用更大的电容器？ 您建议的尺寸是多少？
如果这不能解决问题、我是否还可以尝试其他操作？


此致、

Niek