[参考译文] AFE7950EVM：来自外部时钟参考的时钟图

admin

Other Parts Discussed in Thread: AFE7950EVM, AFE7950, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1217183/afe7950evm-clocking-diagram-from-external-clock-reference

器件型号：AFE7950EVM
主题中讨论的其他器件： AFE7950、 LMK04832

大家好、

我想向您确认、连接器 J14上向 AFE7950EVM 提供的外部时钟(例如163.68 MHz)如何分布在整个评估板上。

我知道 AFE7950系统时钟通道是必要的(例如、将从中得出 ADC 和 DAC 采样率)、但还有一个 LMK 可发送多个输出、其中一些输出将流向 FPGA (在本设置中、FPGA 连接到 AFE 评估板。模块)。

LMK 是将外部时钟作为输入、然后向 AFE 和 FPGA 提供所有必要的时钟输出、还是在评估板上发生了任何额外的时钟信号分离？

此外、考虑到用户提供了专用的 LMK 器件、那么在独立模式下是否将同样的时钟分配应用于 AFE7950器件(没有附带额外 LMK 和其他元件的评估板)？

此致、

Željko μ A

2 年多前

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！Željko

我们还需要一两天的时间来进行调查并作出回应。很抱歉耽误你的时间。

此致、

Vijay

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zeljko：

在 EVM 上、我们为 LMK 提供一个外部163.68MHz 信号、并将该信号旁路至 AFE。对于 FPGA 时钟、LMK 接收此输入信号并将其除以2、因为我们的 FPGA 配置为需要81.84MHz 的输入。

在此配置中、LMK 为 AFE 和 FPGA 提供时钟。

此致、

David Chaparro

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

感谢您的回复。

AFE 使用多少个 LMK 输出、FPGA 使用多少个？

我之所以提出这个问题、是因为在我们的当前设置中、AFE (J14)和 FPGA 都有一个外部参考时钟(163.68MHz)。 FPGA 使用该主时钟作为系统时钟。如果我正确理解您的看法、并且根据 AFE EVM 原理图、从 J14信号传输到 LMK、那么从 LMK 来看、有2个时钟信号传输到 AFE 芯片、1个信号传输到 FPGA (对于 JESD 收发器)。

对于该项目的飞行版本、我们将研究非常类似的设置、但我正在考虑使用 LMK (例如 LMK04832)、它将为 FPGA 和 AFE7950在同一位置生成所有时钟。实际上、这意味着现在 LMK 位于 J14之前、并直接将所有必要的时钟发送到 AFE 和 FPGA。为此、我在下面提供了简化的时钟方框图。请注意、在该设置中、时钟稍低、与电流注意事项有关(122.76MHz = 10.23x12、而不是163.68MHz = 10.23x16)、因此我们可以实现更高的 JESD204b 通道速率(9820.8Mb/s = 122.76x80)。

此致、

Željko μ A

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zeljko：

AFE 使用两个 LMK 输出、一个用于 AFE REFCLK、一个用于 SYSREF。在 FPGA 端、LMK 提供三个输出、一个用于 SYSREF、两个时钟、JESD 时钟和收发器时钟。有关 FPGA 和 TI IP 时钟的更多信息、请参阅 TI204c-IP-Users-Guide 第6.4节。

此致、

David Chaparro

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

非常感谢您的答复和其中的信息。

最后一件事、之后我们可以从我身边关闭这个线程。

上述内容(到 FPGA 的3个时钟输出)是适用于任何类型 FPGA (尤其是 Xilinx XQRKU060)的通用方法/信息、还是仅与您最近向我提供的参考设计有关？

此致、

Željko μ A

0 admin 2 年多前

TI__Guru**** 2471160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zeljko：

如果使用 TI JESD IP、则需要3个时钟、2个时钟和1个 SYSREF。如需更多信息、请参阅 TI204c IP 用户指南的时钟部分。其他 IP 可能只需要2个时钟、1个时钟和1个 SYSREF、但我建议在决定之前先阅读他们的文档。

此致、

David Chaparro

射频与微波（参考译文帖）

射频与微波（参考译文帖）(Read Only)

[参考译文] AFE7950EVM：来自外部时钟参考的时钟图