[参考译文] AFE7950EVM：来自外部时钟参考的时钟图

您好！Željko

我们还需要一两天的时间来进行调查并作出回应。 很抱歉耽误你的时间。  

此致、

Vijay

尊敬的 Zeljko：

在 EVM 上、我们为 LMK 提供一个外部163.68MHz 信号、并将该信号旁路至 AFE。 对于 FPGA 时钟、LMK 接收此输入信号并将其除以2、因为我们的 FPGA 配置为需要81.84MHz 的输入。

在此配置中、LMK 为 AFE 和 FPGA 提供时钟。  

此致、

David Chaparro

尊敬的 David：

感谢您的回复。

AFE 使用多少个 LMK 输出、FPGA 使用多少个？

我之所以提出这个问题、是因为在我们的当前设置中、AFE (J14)和 FPGA 都有一个外部参考时钟(163.68MHz)。 FPGA 使用该主时钟作为系统时钟。 如果我正确理解您的看法、并且根据 AFE EVM 原理图、从 J14信号传输到 LMK、那么从 LMK 来看、有2个时钟信号传输到 AFE 芯片、1个信号传输到 FPGA (对于 JESD 收发器)。

对于该项目的飞行版本、我们将研究非常类似的设置、但我正在考虑使用 LMK (例如 LMK04832)、它将为 FPGA 和 AFE7950在同一位置生成所有时钟。 实际上、这意味着现在 LMK 位于 J14之前、并直接将所有必要的时钟发送到 AFE 和 FPGA。 为此、我在下面提供了简化的时钟方框图。 请注意、在该设置中、时钟稍低、与电流注意事项有关(122.76MHz = 10.23x12、而不是163.68MHz = 10.23x16)、因此我们可以实现更高的 JESD204b 通道速率(9820.8Mb/s = 122.76x80)。

此致、

Željko μ A

尊敬的 David：

非常感谢您的答复和其中的信息。

最后一件事、之后我们可以从我身边关闭这个线程。

上述内容(到 FPGA 的3个时钟输出)是适用于任何类型 FPGA (尤其是 Xilinx XQRKU060)的通用方法/信息、还是仅与您最近向我提供的参考设计有关？

此致、

Željko μ A