[参考译文] DS90LV028ATLD

您好、Joseph、

您可以共享波形吗？ LVDS 输入上的信号是否有效？ 输出端连接了什么负载？ 此外、您能否共享原理图？

此致、

I.K.  

我将在今天晚些时候分享这一波。

关于 LVDS 信号、是的、我们在输入上有这些信号、附件是设计的屏幕截图、如果您需要更多详细信息、请告诉我、我们可以与 Skype 联系、这将更好、更容易。

谢谢、

Joseph e2e.ti.com/.../SCHEMATIC1-_5F00_-04_2D00_-Divider.pdf

您好、Joseph、

对于波形、请在器件引脚处测量它们。  

对于您的设计、您能否使用0欧姆电阻器替换交流耦合电容器？ 我认为这里不需要交流耦合。  

此外、如果您不为器件提供输入、输出是否仍为5V 或为3V？

此致、

I.K.

你(们)好
感谢您的回复、我将尝试进行测试并发送结果、同时我还收到了昨天的更多测量结果、请查看下面的内容并随附。  

U2输出(U3输入)：9.76MHz、500mV 峰峰值和360mV 稳态电平

 所有 U3输入显示相同的波形(频率和振幅)。

e2e.ti.com/.../Clock_5F00_Test.pptxU3输出：

• ROUT2 (VND_IO_E)： 9.76MHz、4.6V 峰间值和3.3V 稳态电平(由于振荡)。
• ROut1 (REFCLK)： 9.76MHz、4.7V 峰间电压和3.4V 稳态电平(由于振荡)。

您好、Joseph、

看起来、只是输出上的过冲/下冲、它导致它达到4.6V 和4.7V。 如果没有它、输出看起来大约为3.3V 电平。

过冲/下冲是由由于阻抗不匹配导致的反射引起的。 您可以添加一个小型串联阻尼电阻器来减小它。 此外、如果在输入端使用交流耦合电容、则需要确保 DS90LV028A 输入端 LVDS 信号的共模处于数据表规格范围内(GND 至2.4V；典型值1.2V)。

此致、

I.K.  

您好！

简单来说，您是指芯片输入或输出上的反射导致过冲/下冲？

谢谢、

Joseph  

这是输入端的信号电平

我们是否可以使用 Skype 或团队进行快速呼叫... ？

您好、Joseph、

这两者都可以。 您的输入看起来也具有反射、这可能会传递到输出。  

确保我们可以进行快速呼叫。 我在这里向您发送了一个朋友请求。 请接受、我们可以讨论何时设置通话。

此致、

I.K.  

您好！

谢谢，我还想确保我们是否应该为输出具有受控阻抗？

我们如何通过添加阻尼电阻器来解决它、我们如何选择最佳值？

关于这一呼吁，我目前在贝鲁特-黎巴嫩，因此你可以为我们双方决定更好的时间。

谢谢、

Joseph