MCU初上电时，GPIO30管脚输出高电平，预期为低电平，想知道原因是什么？问题描述如下：
1）MCU初上电时，GPIO30管脚为高电平，持续200ms，同时测量了MCU的1.8V和3.3VIO供电顺序，如图1。
2）在CCS工程软件中，GPIO30配置为无上拉、输出模式，配置后立即CLEAR了该管脚，GPIO的配置软件紧挨着放在在PLL和外设时钟配置之后。
3）硬件上GPIO30和3.3V、GND之间无上拉或下拉电阻，处于浮空状态。
4）更改硬件，在GPIO30和GND之间加2k下拉电阻，测试波形如图2，可见上电时仍有一个200ms的0.64V的电平台阶，虽然该台阶电平较低，但也说明在这个阶段GPIO30仍有0.3mA的驱动能力。
图1 
图2
