This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在电路设计中我需要解决以下问题:+12V电源输入的系统,通过DC/DC和LDO输出+3.3V和+5V,掉电时,需要+5V先掉电,电压至少掉至0.6V且最少持续50ms后,+3.3V后掉电。
我的意思是,如果在正常工作的时候,EN端能关闭LDO,那你目前的情况跟IC没有关系。电压掉到1.4V以后,RC时间常数变的很大原因在于你的负载在1.4V以后停止工作,放电属于输出滤波电容的自放电,所以时间常数很大。为什么说EN工作的话LDO电压会掉的更快?你指的这个电压是指LDO的输入还是输出?如果是输出,不关闭LDO,LDO输出应该持续时间更长才是。
讨论到现在我觉得可以确认的是:不管EN管脚是否给于关断信号,其带来的时间裕量都被1.4V以后时间给掩盖了,导致掉电时间达不到要求。问题的关键变成如何把1.4V停止工作的负载变成成0.6V才停止工作的负载。我接下来可能需要再做一些其他测试,再确定如何解决这个问题。十分感谢你热心的回复和专业精神!
对于LDO输出掉电会取决于输出电容,负载,和放电回路,所以为了加快电压下降,在不影响品质的条件下可以减小输出电容。对于LDO关断后,输出电压开始下降,前期取决于负载,但是到了一定时候,负载不在消耗能量则相当于断路,此时放电依赖放电回路,对于LDO的放电回路就是FB的分压电阻以及Vout内部的对地电阻80k, 外部分压电阻基于最好精准效果,使得其FB分压电阻(25kohm和79kohm)加起来是104kohm, 再与80kohm并联放电,等效的总放电电阻在45.2kohm, 对此有两个办法来加快放电,1是稍微牺牲一点精度降低FB的电阻,2就是额外再增加放电回路,例如在输出电容后加一个20~30kohm的电阻到GND, 这样的缺点在于多出1.25mW(以20k为例)的功耗。