• 状态
  • 个回复 9 个回复
  • 名订阅用户 48 名订阅用户
  • 次查看 407 次查看
  • 用户 0 名在线用户
选项
选项
相关

UCC24612: 驱动延迟关断、驱动高电平低于额定值，导致mos直通

user5602535
Prodigy 90 points
Part Number: UCC24612

器件型号：UCC24612-2DBVT

问题描述：使用UCC24612-2DBVT做全桥同步整流，当系统输出空载时，驱动产生延迟关断，表现为驱动波形占空比不固定，来回大范围抖动，导致mos整流桥轻微直通。

进一步测试发现，当所用mos输入电容Ciss为6nF时，驱动高电平为正常的9.2V，驱动波形正常；当所用mos 输入电容Ciss为16nF，测试芯片VREG为正常的9.2V，但是驱动gs高电平仅为为VGH=7.2V(低于规格书VGH min：8.55V)，部分芯片产生上述驱动占空比抖动，并导致直通。

改进测试后发现，增加驱动电阻，也会导致驱动高电平低于规格书VGH min=8.55V，继续增大驱动电阻，VGH降低到4.2V左右。

所以，有如下问题请教：

1、如果要保证 UCC24612-2DBVT  VGH不低于规格书中最小值8.55V，支持mos Ciss的最大值是多少？

2、UCC24612-2DBVT  RSOURCE值为5.7~10Ω，mos 内部G极电阻1.4Ω，保证IVGPU不超过1A，不同Ciss下推荐的驱动电阻Rg是多少（根据上述测试结果，Ciss、Rg越大，VGH越小）

3、当驱动高电平VGH=7.2V时，只有部分芯片产生异常（占空比宽范围抖动），即部分芯片出线不良，占比约25%，出现此不良的原因是什么？a）芯片设计缺陷：VGH低于VGH min：8.55V，有一定概率出现不良？2）芯片来源不可靠，部分芯片存在质量问题

期待您的专业答复，谢谢！

  • 0
    TI__Genius 13410 points

    您好

    请等待我们的回复。

  • 0 回复 Vivian Gao
    Prodigy 90 points

    时刻关注中，如果有结果劳烦尽早回复，感谢！

  • 0 回复 Vivian Gao
    TI__Genius 13410 points

    对于您的问题1：
    VGH规格不是最低输出电平规格，而是最高箝位电平规格。由于栅极驱动输出VG由REG电压供电，这意味着VGH不能高于REG电压。最小REG电压（未过载时）为8.55V。
    但VGH可能低于REG电压，具体取决于连接到VG引脚的电路。
    关于问题2：
    您如何测量VG电压？使用示波器还是数字万用表（DMM）？
    如果您使用的是数字万用表，则测量的电压将是一个平均值，具体取决于占空比，这是无效的。
    请使用示波器并提供不同测试条件下的波形。
    另请提供SR MOSFET和SR控制器电路的示意图。

  • 0 回复 Vivian Gao
    Prodigy 90 points

    1、VG电压通过示波器读取，是驱动PWM的高电平，不是平均值。下图是继续增加驱动电阻到20Ω的波形，驱动高电平已下降到3.9V。如果Ciss取16nF，不额外增加门极电阻，高电平为上述7.2V(Vreg实际测试有9.2V)。

    SR MOSFET 型号为IPT015N10N5，SR电路如下，四个mos组成一个全桥整流滤波电路，空载输出电压35V左右。

  • 0 回复 user5602535
    TI__Genius 13410 points

    感谢您提供波形和原理图。 他们帮了很多忙。

    您正在驱动的MOSFET (IPT015N10N5)是一个巨大的设备。 对于UCC24612来说，它可能太大，无法稳定可靠地驱动

    UCC24612不会强制1A驱动电流打开MOSFET。 SR驱动器设计为允许大约1A峰值源电流流向MOSFET栅极，前提是栅极驱动回路的总动力足够低，足以允许

    开路VG电压=参考电压= 9.4V (典型)。 当MOSFET Vgs = 0V时，9.4V/20R只允许0.47A峰值电流。 任何额外的串联电阻将进一步降低此峰值。

    在RG = 20R的情况下测量3.9V脉冲放大(在屏幕截图中)意味着测量的电压为MOSFET引脚处的Vgs，而不是SR控制器处的VG-VS
    因此，我认为VG源电流=(9.4V - 3.9V)/20R = 0.275A峰值进入MOSFET栅极引脚。 通常，此电流会为FET的Ciss充电，但大部分电流会被极高的CRS容量转移到漏极。 您必须查看VDS波形dv/dt，以找出开启过程中有多少栅电流进入漏极。 由于Ciss电压(Vgs)在1us接通时间期间没有多少上升,我认为极少的VG电流将为栅极容量充电

    SR控制器的驱动器显然不足以在高开关频率下自行驱动此尺寸的MOSFET
    每个UCC24612的限制可能因部件而略有不同，因此您会看到占空比抖动和脉冲宽度异常的原因
    这些不是由于设计缺陷造成的。 它们是由于控制器在MOSFET上的应用不当造成的。

    我认为您需要为VG输出添加缓冲器，以便为MOSFET提供更高的栅极电流。

  • 0 回复 Vivian Gao
    Prodigy 90 points

    感谢您的详细分析，从理论上进行了详细的论证，但是部分分析和实际现象不太吻合，说明如下：

    1）当外置驱动电阻即图中R1为0Ω时，MOSFET (IPT015N10N5)  Vgs高电平为7.2V，UCC24612 Vg-Vs(1脚-2脚)高电平也是7.2V，不等于Vreg（3脚）典型值9.4V。如果考虑UCC24612 内部自身 RSOURCE 5.7(typ)~10Ω(max)，是否可认为VG源电流为（9.4V-7.2V)/4.7Ω=0.468A电流流入栅极？

    2）MOSFET (IPT015N10N5)的Crss为80pF(tpy)/140pF(max)，该电容吸收栅极电容是否会占绝大部分？

         此外，实际测试中，去掉R1，即MOSFET 的G极、UCC24612之间开路时，测试 UCC24612 Vg-Vs(1脚-2脚)驱动，波形正常无抖动，幅值为9.4V，在 UCC24612 Vg-Vs(1脚-2脚)并联14.7nF电容(10nF+4.7nF,接近MOSFET (IPT015N10N5) Ciss 14nF(typ))，此时Vg-Vs电压也是7.2V。由于此时Vg与mos G极已经断开(R1 已空贴)，是否可以认为Vg电压减小为7.2V，与Crss无关联？

    3）约1/5的芯片会出现驱动抖动，导致异常，更换新芯片后驱动恢复正常，是否有方法对正常的芯片（即驱动不会抖动，脉宽正常）进行筛选？在PCBA之前，筛选出正常的芯片。

    4）缓冲器电路有推荐的电路或器件吗？（直接使用栅极驱动芯片做缓冲，会导致MOSFET (IPT015N10N5) 50mV的软开关功能失效，导致反复关断）

    非常期待您的专业答复。

  • 0 回复 user5602535
    TI__Genius 13410 points

    您好

    动态开关电流和静态测试条件电流之间存在差异。
    UCC24612栅极驱动器是一个由双极晶体管和CMOS晶体管组成的复杂电路。
    高驱动不仅仅是一个5.7R的上拉电阻。Rsource是高压侧驱动器在负载20mA时的输出阻抗。
    这导致电压降低于Vreg 0.114V。
    在不同的负载电流和电压条件下，驱动电阻将是另一回事。
    高压侧驱动器被指定为提供高达1A的峰值电流，但没有指定确切的条件。最有可能的是，在MOSFET的Vgs处于米勒平台的短暂间隔期间。该峰值电流不可持续太久，因为该电流来自REG引脚电容器，REG引脚稳压器的电流限制为42mA。对于小型MOSFET，驱动它们通常没有问题。

    正如您的测试所示，对于~15nF的VG负载，可能会出现问题。
    我之前应该问过，但当栅极驱动为7.2V或更低时，你能测量Vreg和VDD（在示波器上）吗？
    如果这些电压中的一个或两个显著下降，那么这可以解释VG电压低的原因。
    对于缓冲电路，我建议使用通常的NPN/PNP totem-pole buffer。这样，即使在软开关功能期间（有时称为“比例栅极驱动”），缓冲器的发射极电压也会随着VG电压的Vbe下降而跟随VG电压。

  • 0 回复 Vivian Gao
    Prodigy 90 points

    非常感谢您的专业解答。

    1）我之前应该问过，但当栅极驱动为7.2V或更低时，你能测量Vreg和VDD（在示波器上）吗？

    ---VDD的波形没有记录，VREG波形有记录，前面所述都是基于示波器的测试数据，VREG波形如下(通道2蓝色波形)，电压为稳定的9.3V；通道1为对应UCC24612输出的驱动波形，高电平为7.2V~8.55V之间。

    2）对于缓冲电路，我建议使用通常的NPN/PNP totem-pole buffer。

    ----该方案已进行测试，改善显著，高电平7.2V问题、脉冲宽度抖动已解决，但是关断时驱动波形幅值有轻微震荡（UCC24612的VG-VS驱动电平在关断时上下轻微震荡，同时图腾柱输出也存在该震荡），需要进一步测试。