TPS3762: TPS3762D02OVDDFR 中D的含义

您好，我想第2个问题还需要探讨下。

根据Datasheet，

During this BIST test time period, tBIST, BIST pin asserts low to signify that BIST has started and RESET assertion is dependent on the device variant.

这里说BIST起动后，RESET是否跳变为低电平取决于器件的“变量”。

据此，图7-8和7-9应该都是正常情况。在BIST器件RESET表现不同。

---

If BIST is not successful due to the internal device not working properly, the RESET pin and BIST pin remain asserted low...

如果芯片存在故障，无法正常工作, RESET_BAR和BIST_BAR会维持为低电平。图7-8中RESET在时序后期恢复为高电平时，应该不是芯片故障的时序。

您好，

AS 说：

图7-8中RESET在时序后期恢复为高电平时，应该不是芯片故障的时序。

     这是Clearing Latch的操作（Figure 7-6），自检的时间区间为tBIST。