各位工程师您好，我使用的板子是6678，现在在stk中SRIO例程的基础上修改，实现DSP向FPGA发送数据，有如下疑问：
1、这一段程序的注释中提到*port0 is not availible以及port1 is not availible这是为什么呢？我没有看到有对port的选择的程序，求指教
SRIO_Multiple_Test_Config test_2DSP_cfg=
{
SRIO_PATH_CTL_4xLaneABCD, /*multiple_port_path*/
/*packet_type source dest size*/
{{0, 0, 0, 0}, /*port0 is not availible for this case*/
{0, 0, 0, 0}, /*port1 is not availible for this case*/
{0, 0, 0, 0}, /*port2*/
{SRIO_PKT_TYPE_SWRITE, ((Uint32)&packetBuffer_LL2_Size1[0][0])+0x10000000, 0x0C000000, 4096}} /*port3*/
};
2、这个Block_enable 中5_8_Port_Datapath_EN我查看手册指的是BLOCK5-8对应PORT0-3吗？那这个bLogic_Port代表的是什么呢？
typedef struct {
Bool bBLK1_LSU_EN ;
Bool bBLK2_MAU_EN ;
Bool bBLK3_TXU_EN ;
Bool bBLK4_RXU_EN ;
Bool bBLK5_8_Port_Datapath_EN[4];
Bool bLogic_Port_EN[4];
}SRIO_Block_Enable;、
期待您的回复，辛苦了
