• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 答案 1 答案
  • 订户 16 订户
  • 视图 1322 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TMS320C6748: 6748 IO响应问题

user6549373
Intellectual 310 points
Part Number: TMS320C6748
Other Parts Discussed in Thread: OMAP-L138

      希望的是使用并口持续接收，并同时使用用USB接口发送出去。但是现在测试IO口中断响应速度很慢，达不到期望的速度。详细情况是：
     设计的9个IO口和外部FPGA相连，其中1个IO作为时钟信号，其他8个IO口作为并行数据输入信号，使用IO中断检测到时钟信号上升跳变时读取并行IO口的数据，但现在测试发现作为时钟信号的IO口响应不及时，中间会漏掉很多信号，我们FPGA输出的时钟信号是200ns为一个周期，DSP单独测试时钟信号不进行数据读取和USB发送都会漏掉绝大多数的时钟信号。想请教下：1、IO口中断是否能响应200ns为周期的中断信号？ 2、关于UPP接口是否能够只使用SCLK和数据线进行数据传输，而不使用ENBALE、START、WAIT这三个信号。
  • 0
    TI__Guru 64206 points
    user6549373 说：
    1、IO口中断是否能响应200ns为周期的中断信号？

    就算用循环连续切换IO电平，速度也是比较慢的，更不要说中断有入栈出栈的一堆寄存器的保存恢复的耗时操作。所以用中断方式来实现这个需求是不现实的。

    如果要用IO来做。PRU的IO速度是可以实现的，而且用PRU专门来做这个功能，不需要用中断方式，用轮循方式就可以了。

    当然在C6748上用UPP就好了。

    user6549373 说：
    2、关于UPP接口是否能够只使用SCLK和数据线进行数据传输，而不使用ENBALE、START、WAIT这三个信号

    可以的。这几个信号都是option的。不过你接的是FPGA，要实现这几个信号也比较容易吧。或者实现其中一个，比如start。

  • 0 回复 Tony Tang
    Prodigy 10 points

    请问一下，如果upp接口只用数据线和时钟线的情况下，在接线时是否直接忽略ENABLE、START、WAIT这三个信号就行呢？在初始化时是否还需要对这三个IO口进行初始化呢？

  • 0 回复 chuanjie wu
    TI__Guru 64206 points
    chuanjie wu 说：
    果upp接口只用数据线和时钟线的情况下，在接线时是否直接忽略ENABLE、START、WAIT这三个信号就行呢

    是的。TRM上说明如下：

    最开始的开发板上用uPP接ADC，DAC就是这么接的。附件供你参考，这部分电路在1013887rev1_OMAP-L138_UI_Board_Schematic.pdf。

    这个版本的开发板由SOM核心板，底板base board，UI接口板组成。

    0083.TMDXOSKL138-E_HW_Design_Files.zip

    BSL测试例程：

    5432.1014014A_TMS320C6748_GEL_BSL_Files.zip