各位老师好，我最近在6678 EVM上做一些性能测试，测试场景为使用8个DSP核，每个DSP核分配一个不同的DMA通道，8个核同时进行DDR->L2的数据搬运，搬运的数据量有16k字节，每个核搬运数据在DDR地址均是不同的，数据在L2进行一些处理后，再通过相同的通道写回至DDR的另一片地址空间。DDR是non-cacheable， non-prefetchable。每个核L1P 和 L1D 全部用作cache, L2 512K全部用作SRAM。
我参考了 ZHCA575《6678存储器访问性能测试》中5.2.2章节“多个EDMA共享DDR的性能”，但是实测结果显示8个通道的带宽总和要比表格中的最优情况还好，近乎16000MB/s，无论是DDR到L2还是L2到DDR的多通道DMA性能都远好于文档中提供的数据，想请问下我测试出的性能结果合理吗？还想请老师解释下这种差异产生的原因，谢谢。
