RE: ADC12DJ5200-SP: 数据转换器论坛

您好

没有可从260MHz 生成40.625MHz 的整数除法。 从2600MHz VCO 生成260MHz DCLK (10分频)和40.625MHz SYSREF (64分频)应该可以与 LMK04828一起生成。 在 PLL2上、唯一连接到基准的引脚是 OSCin_P 和 OSCin_N 不清楚 CLKin0或 CLKin1要执行什么操作-这是否是用于测试的分配模式旁路？

SDCLK 和 DCLK 支持相同的输出频率。 使用 SDCLKoutY_MUX 字段从 SDCLK 引脚路由器件时钟、有关可视化表示、请参阅数据表表22和图12右下角。

LMK04828只有易失性存储器(SRAM)、该存储器在断电后复位。 每次下电上电后必须由 SPI 对其进行编程。 TICS Pro 可以按照 SPI 字节的写入顺序生成十六进制寄存器导出文件、请使用 File -> Export Hex Registers 菜单选项。

原理图注释：

它们需要使用 LMK04828内部 VCO、因此还需要 CPout2上的环路滤波器组件。 它们看起来没有 VCXO、因此 CPout1未使用、可以保持悬空。 PLLatinum Sim 可用于估算一些环路滤波器元件、或者260MHz 输入的 EVM 默认值应接近(130MHz 相位检测器、类似于 EVM 默认122.88MHz)。

同样、尚不清楚 CLKin1上的260MHz 或 CLKin0上的32.5MHz 打算执行什么操作。 这些旁路信号是否适用于分配模式？

此配置中不需要 SYSREF 至 LMX2594、因为 LMX2594未在 SYSREF 发生器模式下使用-可以禁用此输出并移除相关元件或 DNP。

当 LMX2594 OSCIN 收到上升沿时、同步到 LMX2594只是一个定时逻辑高电平条件。 LMX2594数据表图27显示了260 MHz 输入、5200MHz 输出为类别2同步、因此、除非客户使用分数分频器和 MASH 种子调整 LMX2594相位、否则它们不需要 LMK04828来提供同步；一些 GPIO 可以随时生成逻辑高电平条件(类别2同步不是时序关键型)。

如果客户使用分数分频器和 MASH SEED 来调整 LMX2594相位、而不是整数模式、或者如果其他项目重复使用此原理图的3类同步、则这些用例可能需要更精确的时序。 LMK04828可生成 SYSREF 脉冲、SYSREF_GBL_PD 字段和 SDCLKoutY_DIS_MODE 字段可以将脉冲屏蔽为特定输出。

您好

1还有一个分频器、即 SYSREF 分频器、可用于 SDCLK 输出。 SYSREF 分频器由使用它的所有输出共享、多个输出可以同时使用它。 SYSREF 分频器的最大分频值为8191。

2.是的、每次下电上电后、必须通过 SPI 重新写入 LMK04828和 LMX2594寄存器。 LMK04828或 LMX2594上没有非易失性存储器。 —— 请查看数据表图11的功能方框图。 PLL2可以使用内部 VCO。 由于没有从 CLKin0、CLKin1或 CLKin2到 PLL2参考路径的路径、因此 PLL2无法锁定到 CLKin0、CLKin1或 CLKin2上的信号；PLL2只能锁定到 OSCin 引脚上的信号。 如果需要将 PLL2锁定到 CLKin0、CLKin1或 CLKin2、还有另一个器件(LMK04832)与 LMK04828 P2P 兼容、具有非常相似的功能、并且可以毫无问题地实现2600MHz VCO 频率(即使2600MHz 的20MHz 大于 LMK04832数据表列出的 VCO0最大频率、测试数据表明所有器件都可以实现2600MHz)。 在 LMK04828上、可以将 CLKin1路由到时钟分配路径和输出分频器、完全绕过 PLL2；但无法将260MHz 时钟分频为40.625MHz。

您好

TCS 文件和原理图看起来不错。  尽管我唯一推荐的更改是打开倍频器并减小 N 分频器、因为这将使相位检测器频率加倍、并将 N 分频器减半、这应该会使 PLL 相位噪声性能提高~3dB。 我添加了修订后的.tcs 文件。 我看不到电容器值、因为如果我放大图像、图像会变得非常模糊、但总的来说、一切看起来都不错。 我会再次与客户核实他们是否利用 PLLatinumSim 设计了环路滤波器。

https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/1033/LMX2594_5F00_rev.tcs

您好

旁路电容值。 PLLatinumSim 是一款用于环路滤波器设计的 GUI 软件。 可在此处下载：

www.ti.com/.../PLLATINUMSIM-SW

您是否使用 TICSpro 来尝试打开我发送的配置(.tcs)文件？

您好

所指的旁路电容器是滤波器网络中连接 CPOUT 和 VTUNE 的电容器。 PLLatinum Sim 可用于计算您在该网络中实现所需滤波器响应和 BW 需要的电阻器和电容器值。

您好

请您使用 PLLatinumSim 设计环路滤波器。
环路滤波器值通常特定于设计。

通常、我们希望使用相当窄的 PLL 环路带宽进行抖动清除、或希望使用较宽的环路带宽以加快锁定时间。
总的来说、环路滤波器看起来是稳定的。
环路 BW 大约为128kHz、相位裕度大约为76度。
无论哪种方式、都要由客户来实现。

PLLatinumSim 可在此处下载：

www.ti.com/.../PLLATINUMSIM-SW

您好

少数旧 EVM 将 FTDI (或其他通常呈灰色显示的选项 TIHera、即 TUSB3410)用作 USB 转 SPI/I2C 桥接器。 TICS Pro 中的所有其他器件配置文件均经过硬编码、以便使用 USB2ANY。 已经有计划在将来允许使用替代的 USB 接口、但这些接口距离很远-几个月甚至更远。