谢谢，Danie！
LMK04828输出时钟能实现上面的框图吗？有两路SDCLKoutput7和9输出40.625M，DCLKoutput输出260M，看规格书SDCLK和DCLK是一样的输出频率？
TICS pro能导出功能文件直接烧录芯片吗？还是在线操作寄存器？
时钟原理图帮忙review，能方便提供联系方式吗？我是上海橙科微王小秋，13917788754，谢谢！
8726.DDH_1224.pdf
您好
没有可从260MHz 生成40.625MHz 的整数除法。 从2600MHz VCO 生成260MHz DCLK (10分频)和40.625MHz SYSREF (64分频)应该可以与 LMK04828一起生成。 在 PLL2上、唯一连接到基准的引脚是 OSCin_P 和 OSCin_N 不清楚 CLKin0或 CLKin1要执行什么操作-这是否是用于测试的分配模式旁路？
SDCLK 和 DCLK 支持相同的输出频率。 使用 SDCLKoutY_MUX 字段从 SDCLK 引脚路由器件时钟、有关可视化表示、请参阅数据表表22和图12右下角。
LMK04828只有易失性存储器(SRAM)、该存储器在断电后复位。 每次下电上电后必须由 SPI 对其进行编程。 TICS Pro 可以按照 SPI 字节的写入顺序生成十六进制寄存器导出文件、请使用 File -> Export Hex Registers 菜单选项。
原理图注释：
它们需要使用 LMK04828内部 VCO、因此还需要 CPout2上的环路滤波器组件。 它们看起来没有 VCXO、因此 CPout1未使用、可以保持悬空。 PLLatinum Sim 可用于估算一些环路滤波器元件、或者260MHz 输入的 EVM 默认值应接近(130MHz 相位检测器、类似于 EVM 默认122.88MHz)。
同样、尚不清楚 CLKin1上的260MHz 或 CLKin0上的32.5MHz 打算执行什么操作。 这些旁路信号是否适用于分配模式？
此配置中不需要 SYSREF 至 LMX2594、因为 LMX2594未在 SYSREF 发生器模式下使用-可以禁用此输出并移除相关元件或 DNP。
当 LMX2594 OSCIN 收到上升沿时、同步到 LMX2594只是一个定时逻辑高电平条件。 LMX2594数据表图27显示了260 MHz 输入、5200MHz 输出为类别2同步、因此、除非客户使用分数分频器和 MASH 种子调整 LMX2594相位、否则它们不需要 LMK04828来提供同步；一些 GPIO 可以随时生成逻辑高电平条件(类别2同步不是时序关键型)。
如果客户使用分数分频器和 MASH SEED 来调整 LMX2594相位、而不是整数模式、或者如果其他项目重复使用此原理图的3类同步、则这些用例可能需要更精确的时序。 LMK04828可生成 SYSREF 脉冲、SYSREF_GBL_PD 字段和 SDCLKoutY_DIS_MODE 字段可以将脉冲屏蔽为特定输出。
