Other Parts Discussed in Thread: OPA593EVM, ALM2403-Q1, OPA547, OPA593, OPA547EVM
工具/软件：
我购买了 ALM2403-Q1 双电源运算放大器。
已建立的连接：
引脚1：NI FPGA GND
Pin2：NI FPGA 模拟输出 CH1
引脚10： +12V
引脚14：-12V
引脚13 ( 电流放大器 CH1的输出通道)处的电压始终为0V。
请帮助确定问题。
我已将 IC 安装在14引脚 IC 适配器上。
尊敬的 Vishbanu：
您有原理图吗？
按原样、连接不正确。 如果连接 ALM2403-Q1以用作缓冲器、我会连接以下引脚：
引脚1连接到引脚13
输入模块的20引脚2
引脚3连接到-10.8V 至-6.3V 的电压。
引脚6和 引脚14连接到 V-(-12V)
引脚10、引脚11、引脚12连接到 V+(12V)
正如您所看到的,在您准备出发之前,必须建立许多不同的连接。
您是否焊接了散热焊盘？ 您可能需要此散热焊盘连接到某处以在运行期间散热。
此致、
Jacob
您好 Jacob：
我们之前已经讨论过、然后再购买这个 OPAMP。 以下是该工具的链接：
ALM2402-Q1：ALM2402-Q1 -放大器论坛-放大器- TI E2E 支持论坛
我想使用 ALM2403-Q1对来自我的信号源(NI FPGA 卡)的模拟信号进行电流放大。 
我没有连接根据上述评论.
您是否焊接了散热焊盘？ 您可能需要此散热焊盘连接到某处以在运行期间散热。
"不,我不是。 这是否强制要求,因为我正在将模拟信号(0-10V)从4 毫安放大到70mA。
如果它是授权,我该如何做到这一点? 我已经将该 IC 安装在14引脚 IC 适配器上。
尊敬的 Vishnu：
感谢您链接此主题、我现在还记得我们过去的谈话。
否、不强制要求向下焊接散热焊盘、我只需小心监控器件的表面温度以确保不会过热。
我在上一 篇文章中没有提到将引脚1 (IN-1)连接到引脚13 (OUT1)、但我的原理图显示了这种连接：
这是创建缓冲区所必需的。
另一个重要连接是到 OTF/SHDN 引脚。 该电压必须至少比 V-电源轨高1.2V、以确保启用器件。 务必确保该网络不超过 V-+ 5.7V、否则器件会损坏。
使用 V+和 V-之间的分压器可以轻松产生该电压、也可以使用外部电压资源。
是否使用放大器的 CH2实现任何功能？
如果没有、最好将其像具有 GND 输入的缓冲器一样进行连接： 如何正确配置未使用的运算放大器
如果您有任何问题、敬请告知。
此致、
Jacob
您好 Jacob：
OTF/SHDN 引脚
以上是 OTF/SHDN 引脚的电压范围。
V-为 -12V 、因此范围为[-12-0.2]至[-12 + 5.7]=>-12.2V 至-6.3V。
那么、如何提供高于范围的-12V 本身呢
正确- 12V 有效。
-12V 会将放大器置于关断模式：
此表引用了 V-、因为 DUT 不知道您的系统中的真正 GND 是什么
这意味着您需要-10.8V 至-6.3V 的电压来启用 DUT
火花不好
我可以焊接一个器件、证明这种配置是有效的。
我不知道为什么这是您的特定设置的问题。
谢谢、
Jacob
尊敬的 Vishnu：
很遗憾听到您仍然遇到问题。
我不知道为什么会出现这种情况。 ALM2403-Q1在过应力容限和 ESD 方面实际上非常强大。
没错、您也可以使用 OPA547。 该器件的物理尺寸更大且成本更高：
为何不使用 OPA593等器件？ 这将是更小的封装、更低的成本和更好的性能。
我们还提供了适用于 OPA547EVM 和 OPA593EVM 器件的 EVM。
我知道 ALM2403-Q1对于此应用是一款非常出色的器件、我怀疑 SHDN 电压过高或发生了一些类似的过应力损坏。 我能够看到该器件在14引脚 TSSOP 适配器板上运行、而不会出现任何问题。
短路可确认器件内发生了重大损坏。
在上一个测试中、我们观察到 SHDN 引脚电压比绝对最大值高大约14V 这可能是器件损坏的原因。
谢谢、
Jacob
此致、
Jacob
->不确定、因为 ckt 设计是从您的角度验证的、我们以相同的方式进行连接。 否则,您可以再次回顾分享的 CKT 图,或提供您自己的 ckt 图从头开始,以新接近此?[/报价]
[/quote]由于价格较高、不首选评估板。 [/报价]您是否在设计自己的电路板以将功率放大器与源 AO 连接起来？ EVM 只能用于实验室测试、并且您设计的定制电路板会更便宜并且尺寸更小。
从实现的角度来看、OPA593与 ALM203-Q1相当相似。
此致、
Jacob
此处附上了您提供的设计和之前的设计。
使用 V+ =12v、 V- =-12V、并以2.2千欧姆电阻器为基准提供电压 V- (-12v)被传递到插针3。
在您提供的新设计中、10k Ω 电阻器上的电压以及0V 电压 被传递到引脚3。
上面是我观察到的一个关键差异。
您在新设计中提到的、in2+和10k Ω 电阻处的 GND 参考 应该是 Source AO channel GND？
引脚3和 GND 之间的电压为 -9.45V
CKT 板卡扣已连接。
电源是一个 SMPS,所以不能测量的电流消耗由 ckt .
Vishnu、
谢谢图片,
我可以看到问题(我想)
看起来引脚10和引脚12未连接到 V+
这都需要连接到 V+。 我只看到一条线
谢谢、
Jacob
您好 Jacob：
我将10,11,12针连接到 V+、电路现在可以正常工作。
输出与提供的 IN1+电压内联。
但随着电压的增加(IN1+= 0.1V 至5V)、在 OUT1相对于 IN1+测得的电压偏差会增加。
我捕获了随附的 Word 文件中的观察内容。
注意：
在随附的屏幕截图中,请注意:我有集成电流放大模块,仅用于 Flock 信号,其相关的 SW 变量读取为 Appl_Flock_Asil_缓冲器.伏特。 请参阅随附的.jpg 文件。 
e2e.ti.com/.../Curr_5F00_amplifier-test.docx
我们可以采取什么措施来减小这种偏差吗？
嗨、Vishnu、
一些误差可能来自试验电路板、这是该器件的非理想布局。
读取此输出电压是多少？
看起来.8V 设置正在读回0.760V
4.997V 设置似乎得到了4.835V 的回读、对吗？
在 ADC 尝试回读精确的电压之前、可能需要放置一个低通滤波器。
您是否已确认实际输出电压相对于您的软件所报告的电压是准确的？
谢谢、
Jacob
