器件型号： F29H859TU-Q1
您好：
您能帮助澄清以下几点吗？
图 2-1 器件 TRM 版本中的器件复位图第 86 页似乎意味着、如果 LPOST 发生故障、PORESETn 将在内部使 HSM 和 CPU 内核保持复位状态。 是这样吗？ 第 3.5.1 节“器件引导流程“中的图则显示了其他情况。 LPOST 在 PORESETn 的方式应该如何解释在图中。 2-1？ 假设 LPOST 失败、SoC 预计会做什么？ 如果 HSM 或 CPU1 应处理 LPOST 故障、则 LPOST 故障实际上是由 HSM 或 CPU1 逻辑故障导致的？
LPOST 状态位似乎未记录在 TRM 中。 必须在 SDK 中查找它们的定义 (source\bitfields\hwbf_lpost.h)。 我也找不到此寄存器的地址：SDK 文件 source\driverlib\inc\hw_lpost.h 列出了 LPOST 寄存器偏移、但无法找到 LPOST 寄存器块的基地址 (SDK、数据表或 TRM)。 文档中是否完全定义了 LPOST 寄存器、它们的基地址是什么？
TRM 第 3.7.11 节“BootROM"时序“时序列出了执行 LPOST 和 MPOST 的一些时序、但未指定 LPOST 覆盖范围或未指定 PLL 设置。 您能否提供不同 LPOST 覆盖范围的运行时、并告知表中使用的 PLL 设置？ 此外、假设要使用 PLL 运行 LHOST/MPOST、为什么要选择不是可能的最高频率的 PLL 频率、以便缩短测试的执行时间？
我们对 MPOST 有类似的问题: MPOST 状态寄存器在哪里查找和描述? 以及如何处理 MPOST 故障？
谢谢你。
此致、
François μ s。
