[参考译文] TMS320F280041：采样相同 DAC 输出的不同 ADC 模块：结果差异

您好、Sheldon、

至于 DAC 输出和 ADC 输入之间的差异、您可以查阅两个数据转换器的增益、偏移和线性度规格。  RSS 方法可用于组合这些规格、以获得 ADC 到 DAC 回路预期精度的整体 TUE。  

不过、我认为更值得关注的是 ADC 与 ADC 之间的差异。  相关规格包括 ADC 到 ADC 偏移误差和 ADC 到 ADC 增益误差。    由于您看到的差异 比这些规格大很多、因此一定要进行一些调查：

• 您 使用什么 S+H 持续时间对这些通道进行采样？  使用最大 ACQPS 值进行采样时、差异是否会变小？
• 您对环回连接采样的速度有多快？  您是连续背靠背采样(在 ADC 的全 MSPS 或接近 ADC 的全 MSPS 时)、还是在两者之间定期采样(例如、ePWM 为 100kHz)？  如果您切换到第二种方法并降低采样频率、结果是否会改善？
• 是否允许 ADC 和 DAC 在采样前完全上电？
• 您是否同时采样环回连接？  如果不是、您对环回连接采样的顺序是什么？  以不同的顺序进行采样时、结果是否会发生变化？  如果您同时采样、结果是否在按顺序采样时发生变化？
•  您使用什么电路来驱动 VREFHI 输入？  它是高带宽和 极低阻抗吗？

我还将研究我们是否有环回通道之间预期差值的规格。   

您好 Devin、

感谢您的反馈、我们在这里获得了更多调查结果、并希望与您分享。

我们具有如上所示的 DAC 测试电路连接。 我们将电容设置为10nF、将电阻设置为1k、然后得到我在上一个线程中提到的结果、

当我们将电阻器从1k 更改为10k 时、问题不再存在。 (三个 ADC 得到几乎相同的数值)。 您对背后发生的情况有什么了解吗？

谢谢

谢尔登

您好、Sheldon、

电容负载和 DAC 可驱动的电阻负载的大小存在限制。  10nF + 1k 欧姆违反 了容性 负载规范并减小了可用范围、而10nF + 10k 欧姆仅违反了容性负载规范"。  

您可以尝试10k + 100pF 和1k + 100pF。

您好 Devin、

感谢您的善意提醒。

BTW、我是否可以知道 DAC 超出运行条件是否会导致不同 ADC 内部连接的不同结果？ 但是、它们为什么不同呢？ (它们应以极低的阻抗连接在一起、对吧？)

谢谢

谢尔登