[参考译文] CCS/TMS320F28388D：CLB

您好、Nagesh、

我认为复位 core1也会复位 CLB、但我将确认这一点、 并在明天通知您。 不是、没有类似 FPGA 的电路、只是普通的 ASIC 电路。 但您可以获得与使用 FPGA 相同的结果。 请参阅下面的应用手册、其中比较了同一逻辑的 FPGA 和 CLB 实现方式：

此致、
Peter

感谢 Peter 提供的信息。

感谢您确认 CLB 内部没有 FPGA。

在继续讨论 TMS320F28388D 的 CLB 时：

如果我们建议将 CLB 用于硬件故障锁存等操作、那么想知道 DSP 何时复位、CLB 如何执行。

请告诉我们。

谢谢、此致、

Kumar Sakinala

[引用用户="Kumar Sakinala]]如果我们建议将 CLB 用于硬件故障锁存等操作、那么我们想知道 DSP 何时复位、CLB 是如何执行的。[/引用]从读取 TRM 中、我的理解是、由于 CLB 是使用从 CPU1访问的寄存器进行编程的、 CPU2或 CLA、当 SYSRSn 被置为有效时、CLB 操作将"停止"。

这是因为 TRM 中的 CLB 寄存 器显示为由 SYSRSn 复位(我没有检查每个 CLB 寄存器、而是基于快速读取)。

即无法看到在复位过程中保留的任何非易失性 CLB 配置。

您好、Peter、感谢您的回复。

在 CLB 上向该主题行添加更多讨论行。 请支持。 这是我的要求。 我想使用 CLB 替代 CPLD。 我在 CPLD 中具有很少的逻辑、我将移至 CLB。

我建议使用类似 CPLD 的 CLB。 在 CPLD 中、我们执行最小程序、配置一次并用作硬件器件型号。

我想我 也可以使用 CLB 获得 CPLD 类型的操作行为。 假设我通过 CLB 配置了一些硬件锁存器。

如有可能、请帮助添加更多详细信息。

谢谢、此致、

库马尔

库马尔

CLB 不是 CPLD、但您可以实现相同的结果、请参阅下面的应用手册：

www.ti.com/.../spraco2a.pdf

其中一些差异是 CLB 使用 GUI 和函数调用(与 HDL 代码相反)进行编程

此致、

Peter

谢谢 Peter Galicki、感谢您的帮助。

非常有教育意义

谢谢、此致、

Kumar Sakinala