请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC3283 我们面临着与 DAC 3283相关的一些问题。 如果配置设置有任何问题、请告知我们。
配置
DAC 时钟= 224MHz LVPECL
数据时钟= 112MHz LVDS
所需频率= 70MHz
MODE =+ Fs/4混合
下面列出了这些问题。
所需频率为70MHz。 因此、我们 在 FPGA 内部生成了14MHz 并发送到 DAC 3283。 此外、使用 FPGA 中的 DDS 的通道1余弦波和通道2正弦波(ZYNQ7000)也会发送到 DAC。
如数据表中所述、发送数据时钟 MSB 的上升沿8位和下降沿 LSB 8位。 在 Fs/4混合之后、我们看到频谱上同时出现56 (Fs/4)+14 =70MHz 和56 (Fs/4)-14 = 42MHz。 是否可以仅使用以下配置生成70MHz？
X"0072"、
X"1202"、
X"1302、
X"0131"
