[参考译文] DAC3283：DAC3283

admin

Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/826230/dac3283-dac3283

器件型号：DAC3283

我们面临着与 DAC 3283相关的一些问题。如果配置设置有任何问题、请告知我们。

配置

DAC 时钟= 224MHz LVPECL

数据时钟= 112MHz LVDS

所需频率= 70MHz

MODE =+ Fs/4混合

下面列出了这些问题。

所需频率为70MHz。因此、我们在 FPGA 内部生成了14MHz 并发送到 DAC 3283。此外、使用 FPGA 中的 DDS 的通道1余弦波和通道2正弦波(ZYNQ7000)也会发送到 DAC。

如数据表中所述、发送数据时钟 MSB 的上升沿8位和下降沿 LSB 8位。在 Fs/4混合之后、我们看到频谱上同时出现56 (Fs/4)+14 =70MHz 和56 (Fs/4)-14 = 42MHz。是否可以仅使用以下配置生成70MHz？

X"0072"、

X"1202"、

X"1302、

X"0131"

6 年多前

0 admin 6 年多前

TI__Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

在当前设置中、您要将信号设置为+14MHz、但也有一个-14MHz 的图像。当该频谱被 FS/4移位时、负图像将进入正极侧、因此您会看到该信号；因此、您所描述的内容是预期的。

要仅实现70MHz 的音调、您可以选择一些选项、但您需要稍微修改设置。一种选择是在没有内插的情况下运行、并将数据速率保持在224MHz。通过这种方法、您可以获得足够的带宽、从而直接在70MHz 偏移下创建信号、而无需使用粗混频器。

另一种选择是使用 Fs/2粗调混频器、并在42 MHz 下创建 BB 音调。在混合过程中、您将获得-42 + 112 = 70MHz 和42 + 112 = 154MHz。您仍然会有不需要的信号、但它的频率更高、可以更轻松地进行滤波。

-RJH

0 admin 6 年多前

TI__Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

由于我们在 FS/4模式下使用复杂混合、我应该只看到70MHz、而不是42MHz？

0 admin 6 年多前

TI__Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

BB 模式是否生成复杂？如果您使用 HSDC Pro 生成 BB 模式、则可以选择 BB 模式为复杂模式。则也需要这样做。 -RJH

0 admin 6 年多前

TI__Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的、从 FPGA 生成的 BB 模式很复杂。输出应为70MHz、并混合 Fs/4。频谱中的42MHz 分量是由于时序问题还是相位、增益不平衡？

0 admin 6 年多前

TI__Guru**** 1924080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我同意您的观点、即如果一切正常、则您不应看到图像信号。如果您使用自己的 FPGA 和设计、一种可能是在 I/Q 流之间通过一个样本关闭了时序或数据打包。我们以前遇到过这类问题。这会有效地产生相位不匹配、从而导致大图像信号。您可以从 FPGA 创建独特的斜坡模式或类似模式、并监控 I/Q 输出、以查看是否确实存在任何时序问题或样本不平衡问题。

-RJH

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC3283：DAC3283