Other Parts Discussed in Thread: AFE5816, AFE5816EVM
工具与软件：
大家好！
我正在使用 AFE5816器件开发医疗超声波系统。 我需要使用 AFE5816将接收到的信号数字化、我对数据表中所述的时钟要求有疑问。
我计划使用 LVDS 或 LVPECL、当交流耦合时、时钟要求提到 Vpp 值、而共模电压在内部设置为1V。 我的电路板提供的时钟如下图所示。 即使满足 Vpp、但它不是交流耦合、是否会出现问题？
另外、您能告诉我 LVDS 和 LVCEPL 中正常运行情况下的 Vpp 最小值吗？
在数据表中、有一个典型值。
谢谢你
实际上、我并没有意识到数据表中的所有值都是交流耦合情况。
因此、我尝试对时钟信号进行交流耦合。
这是我的 AFE 时钟电路。
我用示波器检查了每个信号：
移除 C340和 C341后、检查 AFE_ADC_CLKP_1和 AFE_ADC_CLKN_1信号可确认不存在交流耦合、并且共模电压为1.2V、摆幅为550mVpp。
2.重新连接电容器并通过提起一个焊盘确保其未连接到 R192后,在电容器确认存在交流耦合后进行检查,如下图所示。 因此、没有直流失调电压、它的摆幅约为550mVpp。
但当 连接到端接电阻时、由于内部设置的共模电压、确认共模电压为750mV、如下图所示。 不过、电压摆幅从550mVpp 大幅降低至大约100mVpp。
此问题是否由生成时钟的振荡器的值与端接电阻器的值不匹配引起？ 时钟由 FPGA 中的 LVCMOS33生成、并通过 ZL40215缓冲器转换为 LVDS 时钟。
另外、是否需要使用如下所示的电路进行直流平衡？ 或者我的电路可以正常工作？
根据 AFE5816EVM、电阻器和耦合电容器的位置与我的电路相同。
正确的方法是什么？？
又来了、
我的时钟具有大约550mVpp 的差分摆幅、但在连接 AFE 后、时钟具有大约100mVpp 的摆幅
安全操作是否正常？
