[参考译文] AFE5816：AFE5816理想时钟要求

我的问题中有错误。 在数据表中、共模电压在内部设置为0.7V。

您好！

我们强烈建议使用交流耦合。 时钟和标准 LVDS 驱动器共模的器件内部共模不匹配。 此外,这种共模也会影响性能。  器件的所有特性均通过交流耦合完成。  

选择直流耦合是否有任何具体原因？ 当你做交流耦合摆幅要求是根据标准 LVDS/LVPECL .

实际上、我并没有意识到数据表中的所有值都是交流耦合情况。

因此、我尝试对时钟信号进行交流耦合。  

这是我的 AFE 时钟电路。

我用示波器检查了每个信号：

1. 移除 C340和 C341后、检查 AFE_ADC_CLKP_1和 AFE_ADC_CLKN_1信号可确认不存在交流耦合、并且共模电压为1.2V、摆幅为550mVpp。

    2.重新连接电容器并通过提起一个焊盘确保其未连接到 R192后,在电容器确认存在交流耦合后进行检查,如下图所示。 因此、没有直流失调电压、它的摆幅约为550mVpp。

但当 连接到端接电阻时、由于内部设置的共模电压、确认共模电压为750mV、如下图所示。 不过、电压摆幅从550mVpp 大幅降低至大约100mVpp。

此问题是否由生成时钟的振荡器的值与端接电阻器的值不匹配引起？ 时钟由 FPGA 中的 LVCMOS33生成、并通过 ZL40215缓冲器转换为 LVDS 时钟。

我想知道 AFE5816的 J1、J2引脚处的确切期望值

请告诉我。

此外、AFE5816数据表中的典型 LVDS 摆幅值为350mVpp

但是、我的时钟缓冲器会生成550mVpp 差分摆幅。 可以运行吗？

另外、是否需要使用如下所示的电路进行直流平衡？ 或者我的电路可以正常工作？

正如您在上图中所见、

时钟电路没有直流平衡电路

我想知道是否需要它。

感谢您的答复

我的主要问题是关于差动摆幅。

我的时钟具有大约550mVpp 的差分摆幅、但在连接 AFE 后、时钟具有大约100mVpp 的摆幅

安全操作是否正常？

这个问题是由电阻差引起的吗？

根据 AFE5816EVM、电阻器和耦合电容器的位置与我的电路相同。

正确的方法是什么？？

又来了、

我的时钟具有大约550mVpp 的差分摆幅、但在连接 AFE 后、时钟具有大约100mVpp 的摆幅

安全操作是否正常？