Other Parts Discussed in Thread: DP83822H
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DP83822H
您好：
我 在 RMII 从模式下使用 DP83822H。 50MHz 基准时钟 由 STM32H7S7 提供给 XI 引脚。
我测得的时钟参数：
- 频率： 50MHz（20ns 周期）
- 占空比： 62%（~12.4ns 高电平/ 7.6ns 低电平）
- 上升/下降时间： 1ns（10%至 90%测得）
我的问题：
- 数据表指定了 8ns 的最大上升/下降时间。 鉴于我非常快的 1ns 边沿、 DP83822H 是否 具有额外的裕度来承受 62%的占空比？
- 在内部 PLL 或数据采样逻辑发生故障之前、RMII 从模式下 XI 输入允许的绝对最大/最小占空比是多少？
- 在 62%的占空比下运行是否会影响 100BASE-TX 输出的长期可靠性或 IEEE 802.3u 合规性（特别是 DCD）？
注意： 初始测试显示没有数据包丢失、但我希望确保这在整个工业温度范围（–40°C 至+125°C) 内都是稳健的。
