This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
感谢你的帮助。
我们正在考虑 DP83867E 是否可用作兼容工业以太网设备的 PHY。
DP83867E 支持100BASE-TX 和10000BASE-T、我们注意、为了方便起见、它还支持 SGMII。
我们考虑使用的器件是通过背对背连接 DP83867E 来配置的中继器器件。
我现在有一个问题。
中继器器件对应于以太网基础设施组件、可用于衡量与下游从器件的连接损耗。
如果中继器和下游从器件之间的硬件连接中断、EtherCAT 网络中使用的中继器器件等活动基础设施元件可以使中继器器件保持与上游从器件的链路。 据说有必要支持一种机制来强制连接上行侧的从器件。
此机制是一种称为链路丢失转发(LLF)的专用机制、它通过关闭与端口的 EtherCAT 逻辑循环来防止帧丢失。 此机制包含在 EtherCAT 从站控制器(ESC)中、建议将 ESC 用于中继器。
DP83867E 是否具有与这种机制等效的功能?
如果不是 DP83867E 的产品具有这种兼容功能、您能否同时介绍一下?
谢谢你。
尊敬的 Alvaro:
感谢您的答复。
我附上了一个系统图。
在 EtherCAT 网络中、我要背靠背连接 DP83867E 以用作中继器、并将其作为基础设施组件插入网络中。
在此网络设备配置中、当 DP83867E 背对背连接中继器的下游电缆断开时、中继器的上行端口将使用等效于链路丢失转发(LLF)机制的功能强制以环回方式连接。 所采用的方式需要确保
我认为 DP83867E 不具备这样的功能、您怎么看?
此致、
俊和
尊敬的 Alvaro:
你好。
DP83867E 中提供的环回功能只是实现来自器件 MAC 控制侧的环回的功能、它没有实现到 PHY 外部侧的环回、是吗?
虽然通过背对背连接两个 DP83867E 实现中继器正常运行已确认没有问题、但当下游端的连接断开时、DP83867E 在处理上行端口时不满足 EtherCAT 的要求。 我认为不符合要求。
仍然很难...
谢谢你。
此致、
尊敬的俊和
需要说明的是、DP83867符合 EtherCAT 标准、但我们的 PHY 不是 ESC (EtherCAT 子器件控制器)。 我们的 PHY 仅用于以低延迟传递数据、逻辑由 ESC 执行。
尽管 PHY 不同、但下面链接的文档列出了以太网 PHY 的 EtherCAT 要求(第2节)。
此致、
阿尔瓦罗
尊敬的 Alvaro:
感谢您介绍适用于 DP83862E PHY 器件的 EtherCAT 应用手册。
我知道这些 PHY 产品、包括 DP83867E、只能以低延迟将数据传递到 MAC 层的以太网控制器。 在 EtherCAT 情况下、数据只是传递到 ESC、而 ESC 负责 LLF (链路丢失转发)等操作。
我们目前正在使用 DP83867E EVM 评估实际器件。 我刚刚测量了 DP83867E 的 SFD 检测时序输出信号、并查看了其传播延迟和延迟变化。 我们已确认延迟极低、偏差极小、我们认为它可用于所考虑的产品。 此器件还与 Gbit 兼容、可支持 CC-LinkIE TSN 等 Gbit 标准协议。
我们似乎需要配置额外的逻辑来满足 EtherCAT 要求。
我们正在考虑开发一种原始器件、例如将 DP83867E 背对背连接 SGMII 的中继器。
该器件旨在兼容所有的工业以太网标准、如100BASE-TX 和1000BASE-T、但对 EtherCAT 有一些特殊要求、但我们在解密和处理它们时遇到了困难。 执行场削弱。
感谢你,我的理解加深了。
我想做一些更多的研究和破译。
谢谢你。
此致、