工具/软件：
您好团队：
我们目前正在调试与相关的问题 SVID_ALERT 引脚（引脚 35） 在上 TPS544C26 稳压器。
在使用示波器探测 SVID 警报引脚期间、我们观察到 ALERT 引脚持续保持在低电平 (~100mV )。 这种行为会阻止与处理器成功进行 SVID 通信。
ALERT 引脚（引脚 35） 被上拉至 1V 连接 50Ω 电阻器 。
上拉源（1V 电源轨）上的电压 正确。 在电阻的另一端、我们最初会得到 0V 左右、然后大约得到 100mV。
根据 SVID 规格、ALERT 应保持逻辑高电平、除非 VR 需要通知控制器读取状态寄存器。
这个恒定的低电平表明 TPS544C26 正在主动将 ALERT 线路拉低。
这可能是什么原因、以及如何加以纠正？
谢谢、
Siddhi
嗨、Saddhi、
1.在未探测 ALERT#引脚的情况下 ALERT#是否正常？ 如果是、这可能是由示波器探头引起的。 通常我们使用差分探头来探测 SVID 信号。
2.您说过,警报通过 50 欧姆电阻器上拉至 1V,该 50 欧姆电阻器的位置在哪里? 根据如下所示的 Intel PWM 规范、应将 50 Ω 电阻器放置在 CPU 侧、而不是 VR 侧。 此外、CPU 侧也有 200 Ω 串联电阻。 您能否请检查您的 SVID 信号是否遵循 Intel“菊花链“。
3. SVID 总线是一种高速数据总线,应进行适当的总线布线以避免串扰 或噪声耦合。 请 检查 SVID 信号布线的 PCB 布局、在 SCLK 和 ALERT#线路之间路由 SDIO 线路。 保持 12Vin 布线/铜层/过孔和任何开关节点之间的间隙大于 60mil。 必须检查从 VR 侧到 CPU 插座的所有方式。 如果 alert#拾取一些噪音、则会导致异常。 请参阅英特尔文档#544905
希望这对您有所帮助、
谢谢、
Nancy
您好、Nancy、
1.我们探测了此 IC 的 SVID CLK、DATA 和 Alert 引脚。 我们将获得 SVID CLK 和 SVID 数据引脚的逻辑高电压。 但是、对于警报、我们正在变为逻辑低电平。 请查看随附的下图。
2.是的,仅根据 Intel 的建议, 50 欧姆上拉电阻器被放置在 CPU 侧附近。
3.是的,我们已经按照 Intel 指南遵循了 SVID 信号的布线指南。 与英特尔的参考设计相比、我们没有进行任何修改。
因此、这可能不是问题。
谢谢、
Siddhi
尊敬的 Siddhi：
根据您的波形、似乎 ALERT#无法上拉至高电平。 ALERT#是否始终为低电平？ 还是刚在上面添加探头后呢？ 您注意到 ALERT#处于低电平的情况是什么？ 或某些 SVID 事件期间发送电子邮件？ 什么是 SVID 事件？ 在以下情况中、ALERT#将被置为有效。 请检查您的状况。
否则、请将 TPS544C26 配置文件、原理图和您的 PCB 布局发送给我。
希望这对您有所帮助、
谢谢、
Nancy
尊敬的 Siddhi：
TPS544C26 行为正常。 ALERT#将在 VR 稳定后拉至低电平、这意味着 VR 输出达到目标。 系统应在上电后发出“GetReg 10h“命令以清除 ALERT#。 请参阅下面的。 无需发送原理图/布局和配置文件。
谢谢、
Nancy
您好、Nancy、
我们使用 UPDT 检查了 STATUS1 寄存器、因此我们将获得 1。
但是、当我们在 Fusion (I2C 器件 GUI) 中检查 BAh 寄存器时、结果为 0。
当我们使用万用表检查输出电压时、另外在“Monitor"选项“选项卡（使用 Fusion）中、得到的电压为 1.8V、这是预期值。
那么为什么我们在 BAh 寄存器中得到 0 呢？
这是否是 Alert 保持在逻辑零的原因？
如何纠正这种情况？
谢谢、
Siddhi
