请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：HD3SS3220工具/软件：
您好：
我正在使用设计 USB 3.2 Gen 2x1 接口 NVIDIA Orin 模块 、我使用的是 HD3SS3220IRNHT 以及 Type-C 端口控制器和超高速多路复用器。
我已经查看了数据表和典型应用图、但一些布局限制需要澄清。
请在下面找到三种情况—我还随附了图表以供参考（图 1、图 2 和图 3）。
图 1–标准用法
这是默认用例。 TX 和 RX 对直接布线、没有任何通道或极性交换。
此案例有效并用作参考。 
图 2–仅 TX/RX 通道交换
在本例中、TX 和 RX 通道作为组交换（例如 TX1 ±RX1±
）、但每个对内的极性都会保留。
从 HD3SS3220 的角度来看、此配置是否有效？ 
图 3–TX/RX 通道交换+极性交换
请确认此设计中使用的配置：
在这里、TX 和 RX 通道组在输入侧和输出侧之间交换。
在某些差分对（例如 TX1 和 TX2）内、P 和 N 线会交换（TX1+−TX1） （TX2+−TX2） 。
此外、RX1 通道极性会交换（RX1+−RX1） 、而 RX2 极性保持不变。
您能否确认 HD3SS3220 是否支持此配置、或者是否需要严格保持每个差分对内的极性？
我希望在最终确定 PCB 布局之前确保信号完整性以及与 USB 3.2 Gen 2x1 的兼容性。
非常感谢您的帮助。
此致、
注意：如果您 在新选项卡中打开图像、则可以轻松查看这些图像。
