[参考译文] TUSB544：在 USB-C DP + USB3 altmode 接收端器件中配置为具有拉电流模式的 4 通道 DP 时、DisplayPort 仅完成链路训练

您好、

深入研究一下

我们需要确认几点。

1) 能否为链路训练捕获辅助日志

2) 您能否确认在此嵌入式应用中 eDP 显示能够处理 DP 扰频种子？ 您是否打捆以启用/禁用 ASSR？

3) AUX 总线上的上拉和下拉是什么? 拉电流和灌电流模式具有不同的连接。

交换与 EQ 的路径相关。 默认情况下、它从上行连接变为下行连接 UTX/URX -> DTX/DRX、启用交换后、EQ 路径从下行连接变为上行 DTX/DRX -> UTX/URX。

您好、

您能分享系统原理图吗？

e2e.ti.com/.../dldp.pdf

我还应该提到的是、在 DisplayPort VDM 期间、我始终将广播为仅支持引脚分配 D 的 UFP

您好、Steven：

您能否澄清一下这是 DP 处于拉电流模式还是灌电流模式应用？ 我们通常在 UFP 方向上看不到 DP 源端。

我将尝试在 1-2 天内准备好原理图审阅。

该电路板设计为 DP 接收端

如何在这里将其作为 DP src 进行测试？

要获得成功的训练（在源代码模式下使用 4 通道 DP）：

电路板上的布线长度是多少？使用的 EQ 值是多少？

好的、这很奇怪、我只在灌电流模式下使用了电路板、但链路训练只在拉电流模式下成功

TUSB544 两侧的电路板上的布线长度均约为 1in、不过从 eDP 连接器到显示的布线长度约为 3in。 在 TUSB544 上使用源模式时、可以使用最小 EQ 设置来传递训练。 使用灌电流模式时（因此训练未通过）、所有 EQ 值都不起作用  

我们如何在此处将其作为 DP src 进行测试？

很抱歉、我错过了问题的“如何“部分。 板/固件上的其他所有内容保持不变、连接到 eDP 显示（SO 接收端）、并广播为支持引脚分配 D 的 UFP。只有 TUSB544 配置更改为拉电流模式（并且使用 4 通道 DP，方向为翻转）

您好、Steven：

SoC 具有多少 EQ？ 我们能够调整该值吗？

SoC 如何解决 SRC 模式和 SNK 模式引脚排列的差异？

在 SNK 应用与 SRC 应用中交换通道 0 和通道 1。  

我认为这不是 TUSB1044 的 EQ 问题、尤其是因为它在 SRC 模式下可以正常工作。 但是、这个问题可能与应用的方向有关。 如果可能、您能否在 SWaP 引脚上放置一个上拉电阻、以反转施加的 EQ 的方向。  

尝试在拉取交换的情况下进行测试。 看看链路训练结果是否有更多进展。

SoC 具有多少 EQ？ 我们是否能够调整该值？

我不确定。 这只是我的手机（不是开发硬件）。 我也没有任何设备来测试此值（如果它甚至可以测试）  

尝试在拉取交换的情况下进行测试。 并查看链路训练结果是否有更多进展。

双通道 DP 配置中的灌电流模式是什么意思？ 我可以尝试测试它

此外、如果是引脚排列问题、那会很奇怪：USB3 在引脚配置 D 下工作、只是在 DP 下工作

还有一点：我一直在使用 I2C 模式、每当我设置 EQ 值时、我都会将每个通道的上行和下行 EQ 设置为相同、因此我怀疑设置交换会有所不同。 但我会测试（稍后一点）

好的、我使用 SWAP 进行了一些简单的测试（因为我使用 I2C、所以实际上是将 SWAP_SEL 寄存器设置为 0xF） 。

• 未翻转灌电流模式下的双通道 DP + USB3：设置交换 仍然无法通过链路训练
• 翻转拉电流模式下的 4 通道 DP（已知合格配置） ：设置交换也会失败链路训练
  • 但是、如果交换翻转通道方向、则翻转 灌电流 模式下的 4 通道 DP  设置交换 应产生相同的结果。 但它也无法通过链路训练  

嗯。 具有交换集的非翻转源端模式下的双通道 DP + USB3 在通道 0 上通过训练（尽管显示器似乎不支持此功能且为空白）：

DP_ aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read DPCD_REV [16] -> ACK 110a8241000001400202000000030000
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read [0x90] [1] -> ACK 00
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read [0x60] [16] -> ACK 00000000000000000000000000000000
dp_aux-1: AUX Read PSR_SUPPORT [1] -> ACK 00
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read SET_POWER [1] -> ACK 01
dp_aux-1: AUX Write SET_POWER = 01 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read SINK_COUNT [1] -> ACK 41
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 00 -> ACK
dp_aux-1: AUX Write LINK_BW_SET = 0a -> ACK
dp_aux-1: AUX Write LANE_COUNT_SET = 82 -> ACK
dp_aux-1: AUX Write DOWNSPREAD_CTRL = 10 -> ACK
dp_aux-1: AUX Write MAIN_LINK_CHANNEL_CODING_SET = 01 -> ACK
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 21 -> ACK
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080021100
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0101 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080022200
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0202 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080023300
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0707 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 00 -> ACK
dp_aux-1: AUX Write LINK_BW_SET = 06 -> ACK
dp_aux-1: AUX Write LANE_COUNT_SET = 82 -> ACK
dp_aux-1: AUX Write DOWNSPREAD_CTRL = 10 -> ACK
dp_aux-1: AUX Write MAIN_LINK_CHANNEL_CODING_SET = 01 -> ACK
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 21 -> ACK
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_LANE0_SET = 0000 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 00 -> ACK
dp_aux-1: AUX Write LINK_BW_SET = 0a -> ACK
dp_aux-1: AUX Write LANE_COUNT_SET = 81 -> ACK
dp_aux-1: AUX Write DOWNSPREAD_CTRL = 10 -> ACK
dp_aux-1: AUX Write MAIN_LINK_CHANNEL_CODING_SET = 01 -> ACK
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 21 -> ACK
dp_aux-1: AUX Write TRAINING_LANE0_SET = 00 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 010080020000
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 22 -> ACK
dp_aux-1: AUX Write TRAINING_LANE0_SET = 00 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 070081020000
dp_aux-1: AUX Write TRAINING_PATTERN_SET = 00 -> ACK
dp_aux-1: I2C MOT Write 0x30 = 00 -> ACK
dp_aux-1: I2C MOT Write 0x50 = 00 -> ACK
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 00ffffffffffff000daee51400000000
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 041c0104a51f1178020865975b548e27
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 1e505400000001010101010101010101
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 010101010101b43b804a71383440503c
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 680035ad10000018000000fe004e3134
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 304847412d4541310a20000000fe0043
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 4d4e0a202020202020202020000000fe
dp_aux-1: I2C MOT Read 0x50 [16] -> ACK 004e3134304847412d4541310a20004c
dp_aux-1: I2C Read 0x50 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read DEVICE_SERVICE_IRQ_VECTOR [1] -> ACK 00
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read SINK_COUNT [1] -> ACK 41
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read DEVICE_SERVICE_IRQ_VECTOR [1] -> ACK 00
dp_aux-1: AUX Write DEVICE_SERVICE_IRQ_VECTOR = 00 -> ACK
dp_aux-1: AUX Read DPCD_REV [1] -> ACK 11
dp_aux-1: AUX Read LANE0_1_STATUS [6] -> ACK 070001000000

更有趣的是： 在未翻转拉电流模式下且 SWAP_SEL 设置为 0x8（即仅翻转其中一个通道）的 2 通道 DP + USB3 在两个通道上通过链路训练。 但是、USB3 不起作用

 好的。  在 SWAP_SEL 设置为 0x9 的未翻转拉电流模式下的双通道 DP + USB3（即交换 DP 通道 0 和 USB3 SSRX 通道）可在两个通道上通过 DP 链路训练、USB3 则工作。 虽然这可以实现电路板的全部功能、但它仍然有点不能回答 实际问题：为什么它在如此奇怪的配置下工作？

您好、Steven：

我很难遵循正在进行的测试以及通过的测试。 您能否制作一张表格、列出哪些功能有效、哪些功能无效？

我们似乎能够通过对 EQ 方向进行一些调整来通过源极配置。  

我们是否有关于支持交换的灌电流模式的任何信息？

您好、

我将由于非活动而关闭此主题。

对不起,由于论坛停机时间是在周末,我没有时间回复这个.

下面是我测试的内容表：

我对每个设置所做的操作如下：

• 4 通道 DP => CTLSEL = 0b10
• 双通道 DP + USB3 => CTLSEL = 0b11
• Source => DIR_SEL = 0b00
• 灌电流=> DIR_SEL = 0b01
•  为 4 通道设置 FLIP DP => FLIPSEL = 1、 AUX_SBU_OVR = 0b01

希望 这能使我尝试过的东西更清晰

您好、Steven：

您是否能够在此端口上运行合规性？

您能否使用寄存器进行测试、无论是否使用 HPDIN 覆盖和 EQ 覆盖？

每个通道使用的 EQ 设置是什么？

您可以分享原理图/布局吗？

您是否能够在此端口上运行合规性？

这是什么意思？ 我可能无法测量/查看眼图、因为我没有任何设备

您能否使用带有或不带有 HPDIN 覆盖和 EQ 覆盖的寄存器来测试此情况？

我一直使用 HPDIN 和 EQ 覆盖来进行上述测试、但如果我取消设置 HPDIN 和 EQ 覆盖（EQ 引脚保持悬空）、突出显示的行的结果没有差异。  

每个通道使用的 EQ 设置是什么？

无论是失败还是通过案例、这似乎都无关紧要。 在失败设置中将 EQ 设置为最大值仍然会失败、并且在 通过设置中将 EQ 设置为最小值将会通过 链路训练、从而实现最小的预加重/电压摆幅

您能否分享原理图/布局？

我已经分享了上面的原理图

您是否能够在此端口上运行合规性？

这是什么意思？ 我可能无法测量/查看眼图、因为我没有任何设备

明白了、这会使调试变得更加困难。

Vishesh Pithadiya 说:

您能否使用寄存器进行测试、无论是否使用 HPDIN 覆盖和 EQ 覆盖？

我一直使用 HPDIN 和 EQ 覆盖来进行上述测试、但如果我取消设置 HPDIN 和 EQ 覆盖（EQ 引脚保持悬空）、突出显示的行的结果没有差异。  

好的

Vishesh Pithadiya 说:

每个通道使用的 EQ 设置是什么？

无论是失败还是通过案例、这似乎都无关紧要。 在失败设置中将 EQ 设置为最大值仍然会失败、并且在 通过设置中将 EQ 设置为最小值将会通过 链路训练、从而实现最小的预加重/电压摆幅

测试了哪些 EQ 值？ 只有最大值和最小值？  

Vishesh Pithadiya 说:

您可以分享原理图/布局吗？

我已经分享了上面的原理图

分享的原理图似乎是一个子卡。 有没有办法我可以看到整个画面,包括 MB?

我看到您使用的是 TUSB544 作为面向连接器的转接驱动器、但您需要一个 alt。 模式多路复用器来分离视频路径与 USB 路径。 你有一个替代。 共模多路复用器吗？

TUSB544 到 USB-C 连接器的引脚排列也不正确。  

TX1、TX2、Rx1 和 RX2 应分别插入 TX1、TX2、RX1 和 RX2。

但是、并未以这种方式布线

我相信您要查找的器件是 TUSB564、而不是 TUSB544。 因为这允许您使用交叉开关多路复用器来分离 USB 和视频信号。 TUSB544 没有此功能。

我看到您使用的是 TUSB544、它是面向连接器的转接驱动器、但您需要一个 alt。 模式多路复用器、用于将视频路径与 USB 路径分开。

为什么需要这种功能？ DP 通道是否已经与 USB 3 通道分开？

此外、TUSB544 和 TUSB564 都说明它们已经是多路复用器（TUSB564 只是将 USB 3 信号传输到其自己的引脚）、那么有何差异？  

如果我确实需要另一个多路复用器、以下配置如何能够正常工作而不会出现任何问题？

从 TUSB544 到 USB-C 连接器的引脚排列也不正确。  [/报价]

这是故意翻转的、因为信号会直接插入 USB-C 插头、因此我需要自行重新排序引脚。  

您好、Steven：

为什么需要这种功能？ DP 通道是否已经与 USB 3 通道分开？

此外、TUSB544 和 TUSB564 都说明它们已经是多路复用器（TUSB564 只是将 USB 3 信号传输到其自己的引脚）、那么有何差异？  

如果没有多路复用器来正确路由信号、则只有一个正常方向和翻转方向可以正常工作。  

示例）

正常方向 TX1 -> SSTX、RX1 -> SSRX、TX2 -> DP0、RX2 -> DP1

翻转方向：TX1->DP0、RX1 -> DP1、TX2 -> SSTX、RX2 -> SSRX

如果没有交叉开关多路复用器将翻转方向路由到正确的接收器、DP 信号将传输到 USB 接收器、而 USB 信号将传输到 DP 接收器。  

TUSB544 用作转接驱动器、无交叉开关多路复用器功能。 它只有一个用于 SBU 和 AUX 引脚的多路复用器。

TUSB564 包含交叉开关多路复用器、同时具有转接驱动功能。  

如果我确实需要另一个多路复用器、以下配置如何能够正常工作而不会出现任何问题？

朱熔基说：

双通道 DP + USB3

否

供电方

0x9

双通道通过

是的

如果没有交叉开关多路复用器、仅某些方向才起作用。

仅正常方向 USB、正常方向 2xDP 1xUSB 将工作、正常和翻转时、4 通道 DP 模式下只有 2 个通道。

所有其他方向都将无法正常工作。

请参阅 TUSB564 EVM 以供参考： https://www.ti.com/tool/TUSB564RNQEVM

原理图可在用户指南中找到： https://www.ti.com/lit/pdf/sllu279

如果没有交叉开关多路复用器、仅某些方向才起作用。

仅正常方向 USB、正常方向 2xDP 1xUSB 将工作、正常和翻转时、4 通道 DP 模式下只有 2 个通道。

我看,谢谢你的解释！ 然而、由于在我的电路板上 TUSB544 直接连接到 USB-C 插头、因此从 TUSB544 的角度来看、只会有一个方向。 此外、电路板的设计应确保双通道 DP 和 USB3 在“正常“方向下工作（同样，由于插头的原因，不会发生翻转方向）。  

我可以在下一个设计中尝试使用 TUSB564、但对于当前的电路板、我的问题仍未得到解答  

您好、Steven：

在没有要分析的眼图和数据的情况下、很难隔离问题。 很抱歉、此调试需要很长时间。

您是否能够分享测试设置的其余原理图或方框图？ 尤其是源测试和接收端测试之间。

根据我在此系统中的理解、DP 路径硬接线仅在 TX2 和 RX2 路径上、而 USB 路径硬接线在 TX1 和 RX1 路径上。  

这看起来就是所使用的引脚分配。  

您能阐明这些值的含义吗？ 假设您要写入的寄存器为 0x0A：

结果通过的设置中。 如果寄存器 0x0A 为 0x09、则我们将禁用该器件。  

如果 0x0A 为 0x0F、则会启用 FLIP。 如果可能、您能否共享寄存器地址和从中读取的数据？

在没有要分析的眼图和数据的情况下、很难隔离问题。 很抱歉、此调试需要很长时间。

抱歉。 我会试着问周围,看看我是否能找到任何这样的设备。

您是否能够分享测试设置的其余原理图或方框图？ 尤其是源测试和接收端测试之间。

我想我没有别的可分享的东西。 原理图左上角的 J1（引脚接头）直接连接到 eDP 显示、而 P1（USB-C 插头）直接连接到手机/笔记本电脑。

这看起来就是所使用的引脚分配。  

正确、引脚分配 D

您能阐明这些值的含义吗？ 假设您要写入的寄存器为 0x0A：

哎呀、 我的错：这应该是 GENERAL_2 寄存器（偏移量 0x0B）中的字段 CH_SWAP_SEL。 我实际上从未在 GENERAL_1 寄存器中设置 SWAP_SEL 位（偏移 0x0A）

啊、明白了。  

灌电流路径的信号路径应如下所示。

这些测试完成时、您是否可以共享 0x0A 的寄存器设置？

首先我要检查的是连续性。 我们能否探测信号路径并确保将其路由到正确的位置。

我们可以进行链路训练、这意味着 AUX 和 HPD 已正确路由。 只有当通道排序或通道均衡出现问题时、我才会在没有通过链路训练的情况下正常运行。  

如果没有眼图、则很难看到 EQ 的影响、因此我们需要首先确保信号路径正确。

您是否有 DMM 测试信号路径的连续性？

您能否分享测试设置的方框图？

您是否有 DMM 来测试信号路径上的连续性？

是的、我可以肯定连续性看起来很好。 鉴于某些设置确实有效、我们知道连续性很好

您能否分享测试设置的方框图？

没有画图、但它只是我的手机连接到我的电路板、连接到 eDP 显示屏、如此处所述（AUX 线路上可能有一个示波器）：  

原理 图左上角的 J1（引脚接头）仅连接一个 eDP 显示、而 P1（USB-C 插头）直接连接到我的手机/笔记本电脑。

在这些测试完成时、您是否可以共享 0x0A 的寄存器设置？

我将其设置为 0x1b、从而根据需要更改 2 个 LSB

明白了、感谢您的澄清

对不起,我被其他的东西挡了。 请检查此图是否更清晰

您好、Steven：

一切都好。 DP 发送端和 DP 接收端测试的设置是否相同？

这里的红色圆圈是否是 USB Type-C 插座？

如果红圈是 Type-C 插座、则仅某些通信方向才起作用。 这是由于 FLIP 的特性以及 TUSB544 的功能所致。 所说的那样。  

以下部分的损耗曲线以 dB 为单位：

您是否能够访问示波器？

红色圆圈表示全功能 USB-C 插头。  

我有示波器、但这是一个简单的 100MHz USB 示波器、我不确定如何进行损耗曲线测量。 我也无法从简单的 Google 搜索中找到任何内容

您好、Steven：

最终目标是在面板上显示。 我们似乎能够通过链路训练、但在该面板上没有看到任何内容。 从 Type-C 输出转 eDP 显示时、我遇到了 ASSR/扰频种子问题。 您是否对可能存在的问题有任何见解？

是像素 A DP 或 eDP 输出的输出。  

此外、我仍然不理解系统中拉电流和灌电流测试之间的区别。 请在此处详细说明。 根据我的理解、这是他们的样子、但我觉得很难相信我们会输出到电话。

灌入模式：

拉出模式：

我认为有一些误解。 我可以通过链路训练、为了让视频正确显示在显示屏上、它只是使用非常奇怪的配置集。 我想这是因为我在做别的事情。  

重申一下、端到端有效的配置是：  

• 触发 altmode 以使用引脚分配 D
• 双通道 DP + USB 3、即 CTLSEL = 0b11
• 供电方、即 DIR_SEL = 0b00
• CH_SWAP_SEL = 0x09

除了前 2 个设置外、其他设置根本与系统使用方式不匹配（请记住，在此配置下，VOD /EQ 设置根本不影响结果）

是像素 A DP 或 eDP 输出的输出。  [/报价]

我认为电气差异不大

但我很难相信我们是在输出到电话。

当然,我们不是。 在我的测试结果中、当我说源模式时、我将 TUSB544 设置为源模式、但信号从手机进入显示屏（即与设置所示相反）

[/quote]

感谢图表、您的说明在源设置下确实有意义。

不过：

所有拉电流模式与灌电流模式都会更改从上行模式到下行模式的 EQ 方向->下行模式、到下行模式->上行模式。

如果是这种情况、则说明这与数据表中的情况不匹配。 下图（第 48 页中的图 39）显示下行/受电器件应在 T/RX2 上具有 USB 3 通道、在 T/RX1 上具有 DisplayPort 通道、这与源端情况相反。

另外、如前所述、TUSB544 没有交叉点开关、因此无论接收端或发送端如何、我们都应该始终期望 USB 3 通道位于 T/RX1 上。

所有拉电流模式与灌电流模式都会将 EQ 的方向从上游->下游、到下游->上游更改为。 [/报价]

如果是这种情况、那么如果我使用灌入模式并反向 CH_SWAP_SEL（因此现在设置为 0x6）、那么这应该不会有任何变化。 但是、当我尝试这样做时、我没有获得链路训练通行证

您好、

如果是这种情况、则这与数据表中的情况不匹配。 下图（第 48 页中的图 39）显示下行/受电器件应在 T/RX2 上具有 USB 3 通道、在 T/RX1 上具有 DisplayPort 通道、这与源端情况相反。

另外、如前所述、TUSB544 没有交叉点开关、因此无论接收端或发送端如何、我们都应该始终期望 USB 3 通道位于 T/RX1 上。

对不起,我在这里错了。 这是交换引脚不是 DIR 的问题。 DIR 引脚在预期信号的位置发生变化。 以下内容基于 FLIP 被取消置位、但我不确定您的电路板上的情况。

我们可以看到两者之间的信号映射不同、两者之间的 EQ 方向不同。

拉电流：

SSTX：UTX1 -> DTX1

SSRX：DRX1 — ？ URX1

DP0： URX2 -> DRX2

DP1：UTX2 -> DTX2

灌电流：

SSTX：UTX2 -> DTX2

SSRX：DRX2 -> URX2

DP0：URX1 -> DRX1

DP1：UTX1 -> DTX1

我们可以使用此参数将更多内容从供电方更改为受电方、并手动使用 CH_SWAP_SEL 来获得正确的通道、但无论如何、最终结果应该是相同的。

灌电流：

SSTX：UTX2 -> DTX2

SSRX：DRX2 -> URX2

DP0：URX1 -> DRX1

DP1：UTX1 -> DTX1

您能帮助检查这是否是我在原理图中使用的映射吗？ 我已经检查了第 48 页上的连接图和您显示的表格很多次、似乎是正确的。

我们可以使用它来将更多内容从供电方更改为受电方、并手动使用 CH_SWAP_SEL 来获得正确的通道、但无论如何、最终结果都应相同。

是的。

将模式从供电方更改为受电方、并将 CH_SWAP_SEL 设置为 0 后：

• 我可以看到 USB 3 正常工作（我可以从 USB-A 端口切断 USB 2 线、但仍确认支持 USB 3 的设备正常工作）
• 但是、如果我将 CH_SWAP_SEL 设置为 0x00、0x11、0x22 或 0x33 中的任何一个（只是为了确保我不交换错误的通道对） 、我仍然看不到 DisplayPort 链路训练通过

注意：EQ/CTLSEL 设置 仍为最小值、VOD 仍为 0b11

您好、Steven：

明白了。 现在、我相信我们的信号已正确布线、并且 USB3 在拉电流和灌电流模式下正常运行。 对于 DP、我们将信号从 UTX1/URX1 发送到 DTX1/DRX1。 通过递增此寄存器中的值来尝试增加 DP 的 EQ。

我已经试过了

• 将寄存器 0x10、0x11、0x20 和 0x21 的所有半字节从 0 设置为 0xF（全部 16 个值）、并将 CH_SWAP_SEL 设置为 0、或
• 将 0xff 设置为寄存器  0x10、0x11、0x20 和 0x21、并尝试 CH_SWAP_SEL 的所有 4 个可能值

均未通过 DisplayPort 的链路训练。 不过、USB 3 在 CH_SWAP_SEL 设置为 0 且全部 4 个 EQ 寄存器最大值时都能正常工作

您好、Steven：

此时、我需要一个示波器来分析波形、以查看它们是补偿不足还是补偿过度。 我们已经确认、我们能够在供电方和受电方设置中枚举 USB。 这意味着信号会路由到适当的位置。  

在所有 EQ 值上进行的测试结果似乎没有变化。 更改值后是否进行热插拔？ DP 的链路训练仅在开始时或在受电方请求时进行。  

您可能需要在每次切换后手动测试 EQ 的每个值并热插拔连接、因为我们还没有查看信号的方法。