[参考译文] bq77PL900：平衡问题

您好，

首先感谢您的回复。 很抱歉我昨天发给您的旧原理图。我发送给您只是为了给您介绍我的电路。现在我要发送我绘制的真实原理图。我检查了VCX引脚，我注意到引脚电压似乎正常。在电路中添加齐纳二极管可能是保护性的，但是 PCB已经组装好。在平衡单元(除了第一个连接 VC1和VC4的单元)中，我可以使用平衡电阻器，我得到的电压峰值是在3.7 V周围，很难在图片中看到，抱歉。我使用10k欧姆作为外部电阻器， 平衡电阻器为50欧姆，外部电容器为0.1uF。 我所使用的MOSFET是SSM3K324R，它的Vgs阈值低，电阻RDS低。在改变了这种MOSFET，Vgs阈值高，电阻值高RDS后，一个MOSFET的浪形更好，但仍具有低放大率。

谢谢。

e2e.ti.com/.../bq77pl900.pdf

您好，Metin，

原理图很有帮助，谢谢。  它具有装配选项，您仍需要检查和测量以确定问题。

首先确保示波器显示正确的数据。  在8/25的图片中，栅格的振幅大约为0.6V，但数据读数显示为3.72 pk-pk。 范围可能会看到网格上没有显示的边缘效应。  当内部平衡 FET打开时，它会快速对相关的滤波电容器进行放电，连接的电容器将会拉动VCX引脚，因为它们通过滤波电阻器连接，因此在查看单端时，通常会看到VCX引脚上的瞬变。 但我不会期望平衡电阻器会有差分效应。  如果存在初始高电压，则FET可能最初打开，然后降至较低的电流。  可能存在连接问题，或门电压受限。

上，下滤波器电阻器之间的栅电压应对称。  例如，如果在底部单元格中，当平衡接通时，C31之间的电压为0.1V，则R50和R52的幅度都应为1.8V。  在上部单元格处应观察到相同的情况。  如果下部滤波器电阻上的Vgs过低或电压下降，则FET将无法完全打开。  您需要找到原因，连接不良，部件损坏等。 具有不同Vgsth的FET会更改占空比，这表明存在一定程度的依赖性。  由于平衡接通会释放滤波器盖，而平衡FET的内部电阻较低，因此会产生快速的"上升"时间，而关闭会通过滤波器电阻器为滤波器盖充电，从而产生缓慢的"下降"时间。  

您提到了6个单元格，但原理图显示了7个单元格。  CNFx引脚必须正确设置，否则部件将处于UV。  检查输入组件是否安装正确。  bq77PL900不允许跳过单元，因此必须使用底部6。  我希望您的P1引脚1和2对平衡电流路径短路。  将安装R27以缩短未使用的电池(VC4至VC5)。  拆下R15或R20，使其不平行并降低电阻。  

请务必检查原理图中是否有其它连接。  我注意到网络命名的EEPROM转至XALERT引脚而不是EEPROM引脚，这可能是或不是所需的。