[参考译文] CSD18542KTT：需要验证 CSD18542KTT 的原理图。

您好 Naveen、

感谢您关注 TI FET。 您的原理图看起来正常。 您能否提供有关仿真问题的更多详细信息？ 例如、您是否遇到收敛问题？

此致、

John Wallace

TI FET 应用

您好、John、

我不熟悉功率 MOSFET。 我不知道这种情况的仿真、所以我做了一些研究、最后我选择了 MOSFET 和驱动器。但我仍然对 IN+和12v GATE voltage.ca的电压电平有一些疑问、您可以消除我的疑虑。

Naveen、

John 休假了、是我们的 MOSFET 建模专家、他下周回来后将能与您取得成功。

给您带来的不便、我深表歉意、您能等到下周吗？

尊敬的 Chris：

感谢您的回复。 您能不能指导我构建更好的电路。

Naveen、

很抱歉，我不能，John 是我们的 MOSFET 应用支持，您能等到下周吗？

尊敬的 Chris：

谢谢！ 我要稍等。

您好、Naveen、

再次感谢您关注 TI FET。 要回答您的问题：

1. 12V 栅极驱动器可与绝对最大 VGS =+/-20V 的 CSD18542KTT 配合使用。
2. 对于此斩波电机驱动应用、IN+应由 UCC27511数据表中所示的 PWM 信号驱动。 典型输入高电平为2.2V、输入低电平为1.2V。

此外、可能需要调整栅极电阻器以获得 FET 所需的上升和下降时间。 100欧姆可能太大、具体取决于您的要求。

最后、您能否与我分享您的 PSpice 仿真？

谢谢、

John Wallace

TI FET 应用

尊敬的先生：

由于组件可用性的原因、我更改了驱动器和 MOSFET。下面我附上了原理图、请进行验证。我将使用48V 40A。

您好、Naveen、

您的原理图看起来不错。 然而、40A 时的功率耗散将超过此器件的能力、最大功率约为2.5W TJ = 25°C 时的导通损耗为40A x 40A x 14.5mΩ Ω= 23.2W。 有关  TI FET 功率耗散能力的更多信息、请参阅此技术文章。 您将需要为此应用选择导通电阻较低的 FET。 请看一下 CSD18536KTT、这是 TI 在 D2PAK 中具有最低导通电阻的 FET。 您可能还会考虑采用5x6mm SON 封装的 CSD18510Q5B 或 CSD18512Q5B。

此致、

John

尊敬的先生：

我是否可以使用此 MOSFET  CSD18563Q5A。

您好 Naveen、

在 VGS = 10V 且 TJ = 25°C 时、CSD18563Q5A 的最大导通电阻为6.8mΩ Ω 40A 时的导通损耗为10.88W、不包括导通电阻的正 tempco (请参阅数据表中的图8)。 5x6mm SON 封装在多层 PCB 上的布局良好时、最大功耗约为3W。 您可以并联 FET 以减少传导损耗、并在表面积更大的多个器件上分散功率耗散。 采用这种方法时、导通损耗会通过并联 FET 的数量来降低、每个器件中的耗散是总功率除以并联 FET 的数量。 例如、如果并联两个 FET、则总导通损耗降低50%、每个器件将消耗50%的总导通损耗。 40A 时、总导通损耗为5.44W、而在每个 CSD18546Q5A 中、总导通损耗为2.72W。  栅极驱动和开关损耗会增加、但电机驱动器通常以较低的频率(大约20kHz)进行开关、传导损耗占主导地位。

谢谢、

John

尊敬的先生：

 由于我在并联 MOSFET 方面没有太多经验、因此我选择了 CSD19505KTT。该 MOSFET 在 VGS = 10V 时具有非常低的 RDS 2.6mΩ。

您好、Naveen、

CSD19505KTT 是一款适用于电机驱动应用的出色 FET。 40A 时的导通损耗为40A x 40A x 40A x 3.1mΩ μ F (最大值)= 4.96W、将超出封装的能力。您能否分享有关您的应用的更多详细信息？ 40A 是连续均方根电流还是该峰值？

谢谢、

John

尊敬的先生：

这只是峰值电流、我将使用  TO-220封装的 CSD19505KCS。

尊敬的先生：

我可以使用该 MOSFET 吗？

Naveen、

再次感谢您关注 TI FET。 是的、此 MOSFET 可用于您的应用。 TO220封装可连接到散热器、以帮助消除器件的耗散功率。

此致、

John Wallace

TI FET 应用

尊敬的先生：

我能否将 具有3.3V GPIO MCU 的 UCC27525D 用于此 MOSFET。

您好、先生、

我可以将此驱动器与 P 沟道 MOSFET 配合使用吗？

您好、先生、

请检查以下电路并进行更新。