This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/999312/lm5107-lo-latched-high
大家好、
我有一位客户在评估 LM5107SD 并发现一个问题、即无论 LI 引脚是否发生更改、只要向电路板提供 VCC、LO 引脚就会锁存在高电平。 是否有任何已知的输出将保持锁存高电平的情况？
谢谢、
Matt
Matt、您好！
我不知道在 LI 切换时 LO 应处于导通状态的任何具体情况。
一般情况下、可以查看半桥驱动器。
首先确认 LI 正在切换到可保证高电平和低电平状态的电平。 确保低电平小于0.8V、高电平大于2.2V。
如果驱动器输出过冲或下冲过大、这可能会影响驱动器的正确状态。 在切换时、确认 LO < VDD+0.3V 且> VSS-0.3V。
此外、如果 VDD 上升速度非常快、这可能会影响启动时的驱动器输出状态。 客户能否确认 VDD 上升时间？
同时确认驱动器 IC VSS 已正确接地。
确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。
我 使用台式电源、测量 VCC 12V 信号的斜升时间约为35us。 请告诉我您对此价值的看法。
在某些背景下、以前曾有 过此 IC 正常工作的情况、并且他们在许多电路板上看到了这种行为。 但有时、HO 引脚会锁存到 VCC、而不是 LO 引脚。
您能否提供应用原理图以及 LM5107支持组件的组件值？ 此外、如果您可以捕获您提到的 VDD、 HI、LI 和 LO 行为波形、 如果 您在 VDD 的初始应用中看到此 LO 不正确状态、则会在 VDD 斜升时显示波形。 此外 、如果您遇到 HO 处于错误状态的情况、请记录 VDD、HI、LI 和 HO 的图。
此致、
