[参考译文] UCC5390：H 桥 UCC5390设计。

您好、Mohammad、

感谢您提供原理图。

我对您的电路有几个意见：
关于栅极电阻、我假设您指的是导通路径上(R13和 R15)以及关断路径上(R14和 R16)的并联组合、以及关断路径上的 R23和 R25。 这种电流配置的优势可能是外部栅极电阻器将有助于从驱动器中耗散功率。 与单个栅极电阻相比、4个电阻器具有更好的功率耗散能力。 您目前的导通路径上的电阻为2.35欧姆(R13和 R15的等效电阻)+ 2.35欧姆(R14和 R16的等效电阻)= 4.7欧姆(拉电流)、而关断路径上的电阻为2.35欧姆(R23和 R25的等效电阻)(灌电流)。 根据您在栅极所需的 dv/dt、这些值看起来是合理的。 或者、根据您的开关频率(高开关频率=驱动器内的更高功率耗散)、您只需选择具有相似值的单个电阻即可节省组件数量和电路板空间。

关于输入引脚 IN+/IN-上的短路电阻 R17？ 请记住、如果保持断开、则反相输入 IN–在内部上拉为高电平；如果保持悬空、则同相输入 IN+在内部下拉为低电平。 我注意到您曾提到过、在 PCB 走线较长的情况下、它应该提供抗噪性能、但是在任一输入端使用一个小 RC 滤波器(RIN<100欧姆、CIN<300pF)通常足以克服输入级上的噪声。

-您可能需要重新考虑 C23和 C21的值。 180uF 对我来说似乎太大了！ 我假设您需要获得10A 的完整驱动电流、请确认。 与 C22和 C17并联的低 ESR 或 ESL 电容器(最多为4.7uF 至20uF)通常足以对驱动器进行充分偏置。
此外、请记住、无论您选择的旁路电容器是多高、总等效栅极电阻都会影响驱动电流。 DRVout 路径上的阻抗越高、驱动器的驱动电流(拉电流/灌电流)就越低、从而减少栅极的上升/下降时间。 在翻转侧、导通路径上的阻抗越低、驱动器电流越高、栅极上的上升/下降时间越长、过冲风险越高(导致电路中出现 EMI)。

如果您有其他问题、请告知我们；如果您有其他问题、请按绿色按钮。

此致、

-Mamadou

您好、Mohammad、

我对延迟答复表示歉意。

我们在以下链接中提供了适用于该器件的仿真工具(未加密 PSpice 模型)：
www.ti.com/.../toolssoftware

对于每个 IC、您将需要2个单独的电源、一个用于初级侧 VCC1、另一个 VCC2。 请记住、驱动器不会连续拉电流/灌电流10A、这是栅极驱动接通/关断转换在非常特定的时间(持续时间很短、通常小于1us)时的峰值电流。

如果您有其他问题、请告知我们。

如果没有、请按绿色按钮。

此致、

-Mamadou

您好、Mohammad、

我查看了原理图、您的设计非常稳健。 实际上、您可能采取了过多的预防措施。

答：齐纳钳位可以是常规二极管钳位、就像 VDD2钳位从 OUT 到 VDD2一样。 您的电路可以正常工作，但在其他系统中，我更经常看到这种情况。 它还消除了一些齐纳泄漏电流。

B.栅极电阻器的尺寸远远大于所需值。 它们会为您的电路增加更多寄生电感、从而降低开关性能。 您可能能够使用一个0805导通电阻器和一个0805关断电阻器。 这些电阻器通常可以处理大得多的峰值电流、只要您不违反其 PDI 额定值、就应该可以。 数据表第11.2.2节提供了如何计算此 PD 的示例。 只需用外部电阻更换内部电阻、以确保其不会过热。

c.这些电容器可降至10uF 陶瓷电容器、以满足您的电流栅极电荷要求。 陶瓷电容器可以维持非常高的峰值电流、并且大多数峰值电流将已经由 IC 附近的100nF 电容器提供。 对于使用传统开关的几乎任何栅极驱动器电路而言、180uF 太大。 此外，由于您已经在使用 LDO 来调节这些轨电压，因此没有必要使用齐纳二极管。

d.在输入端添加滤波电容器。 可以使用数据表第11.2.2.1节中的计算来确定值

 

e.无需续流二极管、因为 FET 具有体二极管。

2.一个电源可以为全部4个 Vcc1供电、因为它们以同一接地端为基准。

3.使用相同的 VCC1电源轨为4个隔离式直流/直流转换器供电应该是可以的，假定 VCC1电源轨可以提供足够的电流为所有这些器件供电。

如果您使用的是所有陶瓷电容器、它们的 ESR 非常低。 它们的限制因素实际上是 ESL、这会减慢驱动器的可能 di/dt。 采用 X5R 或 X7R 电介质的陶瓷电容将为我们的驱动器提供最佳性能。 请参阅本应用手册中的图3、了解不同电容器类型和封装之间的阻抗差异。

http://www.ti.com/lit/an/slyt639/slyt639.pdf

 

如果这有助于回答您的问题、您可以按下绿色按钮吗？

谢谢、此致、

John