This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/867598/lm5104-when-vdd-0-are-the-ho-and-lo-outputs-in-guaranteed-states-to-have-both-mosfets-turned-off
您好！
如果电源电压 VDD = 0、LM5104的 HO 和 LO 输出是否在保证状态下关闭两个 MOSFET？
谢谢！
Marcus
您好、Marcus、
感谢您帮助推广我们的驱动器。
请参阅数据表的第7.3.2节、其中参考了 IC 的 UVLO 功能、该功能可将 OUT 引脚保持在低电平、直到有足够的偏置来驱动功率 FET。
'当电源电压施加到 LM5104的 VDD 引脚时、顶部和底部栅极保持低电平、直到 VDD 超过 UVLO 阈值、通常约为6.9V。自举电容器上的任何 UVLO 条件都将仅禁用高侧输出(HO)"
我将很快与您联系、进一步讨论这个机会。
同时、如果您有其他问题、请告知我们。
此致、
-Mamadou
谢谢 Mamadou！
如果没有/没有足够的电源电压施加到 VDD (例如 VDD = 0V... 6V)？ 在这种情况下、连接的 MOSFET 可能无法完全关闭吗？
我们的办公室在假期关闭。
我的同事应该在1月6日前回来。 如果您当时没有听到他的声音、或者需要更早的回答、请告诉我。
您好 Marcus、
当 VDD 上升时、当 VDD UVLO 低于导通阈值时、有一个内部逻辑将驱动器输出驱动至接地。
当 VDD 或 HB-HS 上的 VDD ~1.2V 及以上时、驱动器输出可被主动驱动为低电平。
确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。
