[参考译文] LM5116：LM5116布局和原理图检查

e2e.ti.com/.../lm5116-Flour-Plan.pdfHi维克多、

原理图看起来正常。  我会做一些调整。

1.将 R14从750k 更改为 150k

2.将 Rsense 从10mR 更改为5MR。

3.将 R12从3.6k 更改为400k

4.将 C17从100nF 更改为1nF。

我检查了您的布局，我会考虑查看附件并遵循其中所述的准则。

希望这对您有所帮助？

此致

尊敬的 David：

客户已修改电路并重新布局 PCB。 直流/直流现在可以正常运行。

下面是低侧 FET 的 Vgs 波形。 关断时的下冲约为-7V。 是否会导致任何问题？

更新电路和布局如下所示。

e2e.ti.com/.../LM5116.zip

谢谢、

维克多

进行测量时、您需要确保示波器探针上的接地导线非常短。  我建议将弹簧夹和开尔文连接到 FET 的栅极和源极。  如果您使用 Rsense、则接地端需要连接到感应电阻器的接地端。  但环路需要非常小、否则接地引线上会拾取噪声。  

测量方法正确。 下面是 SW 波形、显示了高侧 MOSFET 导通时的极高过冲。

对该电路有任何建议吗？ 此外、目前客户正在使用2层 PCB、是否需要更改为4层？

此致、

维克多

尊敬的 Victor：

开关节点测量显示出显著的开关节点振铃。 如果放大上升沿、则可以更清楚地看到振铃振幅和频率。

为了减少开关节点振铃：随附的3张幻灯片将有助于开关节点 ringinge2e.ti.com/.../Switchnode-Ringing.pdf。

1.降低功率 FET 的寄生 di/dt 环路电感。

->在 PVIN 和 PGND 之间靠近高侧和低侧 FET 放置一个小型(例如0402尺寸)高频陶瓷电容器、例如0.047uF。

->通过将铜层放置在尽可能靠近寄生环路区域的位置、可以进一步降低环路电感。 例如、在中间层2中、最好是6mil 距离。 因此、使用4层 PCB 可以降低寄生环路电感。

->在使用多个功率 FET 时、就像在本例中那样放置多个高频电容器、以便减少每个寄生环路。

2、最后一步是优化缓冲器滤波器。

此致、

Robert Loke