[参考译文] LM5116：外部控制环路

我会尝试将原理图附在这条消息上、希望它能起作用。

我可以容忍一点抖动甚至不稳定性；这是一种临时情况、例如当您由于阶跃负载而出现临时输入电压降时。 我为您提供一个实际示例：VIN=55V、I SET VOUT=50V。 输入电压暂时降至48V。 IC 进入这种奇怪的状态、VOUT 降至36V (约75% PWM)。 当 VIN 恢复到55V 时、输出会"卡住"相同的 PWM 比率、因此 VOUT 变为约41V 并一直保持该比率。

谢谢！

L.

e2e.ti.com/.../2146.dc_2D00_dc.pdf

您好 Larry、

我检查了您的原理图、您似乎直接向 FB 节点馈送电压。  我会实施 Vout 调整、使您具有从 Vout 到 GND 的反馈电阻器(顶部和底部)、然后将一个串联求和电阻器放置到 FB 节点中、并向求和电阻器提供电压。  您可以设置反馈电阻器以将 Vout 编程为最高值、然后向求和电阻器提供电压、以将电流注入反馈节点。  Vout 将根据其设定值进行调整(向下)的金额如下所示：

假设 Vsum>Vref

Voutadj=(Vsum-Vref)/Rsum* Rtop

其中 Voutadj 是 Vout 从其设定值向下移动的量

VREF 是 LM5116基准电压

Rsum 是连接到 FB 节点的串联电阻器。

Rtop 是从 Vout 到 FB 引脚的顶部反馈电阻器

Vsum 是用于调节输出的电压源。

当输出电压小于输入电压时、您还可以测量开关节点。  我想看看转换器在这种情况下是否稳定？

希望这对您有所帮助？

谢谢。

David。

David、您好、感谢您的回答！ 我已经进行了您建议的修改(请参阅下面的附件)、但遗憾的是、它没有解决问题。 我已将最大电压调整为60V、通过根据公式相应地更改 DAC 电压、我可以降低到几伏、但当我设置更大的输出电压时、输入电压仍会进入这种奇怪的状态。

我获取了开关节点(引脚20)的一些示波器屏幕截图。 输入电压约为55V。

VOUT=40V 时的开关节点：

VOUT=50V 时的开关节点：

IC 进入"异常"状态后的开关节点(输出电压约为38V)：

缩放之前的屏幕截图：

如果您有任何提示或希望我进行其他测量、请告诉我。 我很喜欢这里...

谢谢！

L.

e2e.ti.com/.../dc_2D00_dc3.pdf

大家好、David、在项目开始时、我使用了 WEBENCH (和数据表)来调整组件值。 我没有使用快速入门计算器、因为我不知道它的存在、但显然它提供了类似的结果。

要求如下：

VIN=57V (但在瞬态期间可能会暂时下降、如前所述)
Vout=40...55V
Iout=9A

我已将 Cramp 从8.2nF 更改为2.2nF、情况已显著改善！ 在40V 时、由于次谐波振荡消失而导致的"抖动"、如果我降低输入电压然后将其恢复、则输出电压将恢复到之前的值。 在恢复之前、有大约一秒的振荡、我将尝试发布视频(请参阅下面的内容)。 视频显示了以下内容：

• 起初、VIN=56V、VOUT=55V (占空比接近100%)
• 然后、我将 VIN 降至约30-40V。 您可以看到开关节点电压值相应下降。
• 一秒后、我将 VIN 恢复为56V。 您可以在这里看到这种现象：存在振荡、然后电压返回到初始状态。

不过、仍然存在问题：此修改仅在我将轻负载 (约330欧姆)连接到输出端时有效。 如果我断开负载、40V 时的抖动会再次出现、并且异常会再次发生。

如果您有进一步的建议、以便即使在零负载时也能完成此工作、我们将不胜感激！ 但是我现在很高兴、我已经欠了你一杯啤酒。 :-)

L.

e2e.ti.com/.../20180207_5F00_112405.mp4

我还制作了一个有关故障情况的视频。 我已经稍微修整了斜坡组件(cramp=2.2nF、Rram=33k)。 输出负载约为3.5k (这比我可以在可用空间中添加的最大负载大或小)。

本视频显示了以下条件下的开关节点：

• VIN=56V
• 输出电压线性地从25V 增加到55V。
• 高达50V 时、开关节点电压遵循设定点电压。 次谐波振荡非常明显。
• 在大约50V 时、控制器"放弃"、输出电压降至大约38V。 从这一刻起、反馈信号将被忽略(除非我将设定点降低到38V 以下并再次启动斜坡)。
• 最后、控制器由固件关闭。

L.

e2e.ti.com/.../20180207_5F00_123954.mp4

尊敬的 David：

我可以忍受压降。 实际上、当 IC 未卡住时、它相当低(约1V)。 有一些事情让我感到困扰：

1. 如果该问题与 VOUT 接近 VIN 时的控制环路不稳定有关、则始终以非常一致的方式发生。 相反 、当满足我尚不知道的 N 个条件并使其"工作"时、即使我强制设定点电压高于输入电压(因此引脚 FB 保持在1.215V 以下)、也不会在输出其最大 PWM%时出现问题。  
2. 尽管当输出电压接近输入电压时、问题变得更加频繁、但有时在"合法"条件下也会发生。 尤其是在没有任何输出负载的情况下、我看到、例如、当 VIN=56V 和 VOUT=50V 时、就会发生这种情况。
3. 为什么结果是将 PWM 设为恒定速率(70-75%)？ 我不理解这种情况的原因。 我将了解 IC 是否关断或输出是否振荡。 为什么要改用恒定 PWM？

由于某些内部"状态机"进入非法状态、控制环路不稳定性看起来就像一个问题。

阅读数据表、我开始怀疑二极管仿真模式。 遗憾的是、我现在无法进行测试、但我将增加 Rdemb 以查看发生了什么。

谢谢！

L.

您好 Lorenzo、

当我说不稳定时、我的意思是通过误差放大器的环路补偿不再受控制。 即 COMP 已保持高电平。 从这个意义上讲、环路由 Toff Min 设置摆动、与 EA 处于控制状态时相比、在负载和 VIN 变化情况下、环路的行为会有很大不同、并且偶尔会发生变化、 其中、误差信号与电流斜坡进行比较、电流斜坡产生一个占空比以校正误差。 希望这有道理吗？

这不能解释为什么您的输出电压较低？ 同样、我将通过串联求和电阻向 FB 节点反馈、如前面在该主题中所述。 我还想了解一下您的布局吗？

尊敬的 David：

是的、这个问题 很少在较低的输出电压下发生、并且运行方式完全一样：PWM 卡在70-75%。 在该状态下、FB 引脚被完全忽略。  例如、如果 VIN=56V、而问题发生、VOUT 降至40-42V。 此时 、如果我将 VIN=50V、则输出下降至35-37V。

我已经应用了您关于反馈引脚的建议(请参阅 我之前消息底部的原理图)。 我怀疑这个问题在预置固定输出电压下也会发生、而 DAC 不会增加电压。

我附加了一个仅包含顶层和丝网的缩放(板有四层)。 我拥有所有光绘文件、但无法将其上传到公共论坛。 如果您认为这些邮件有用、如果您能给我一个电子邮件地址、我会将其发送给您。

谢谢！

L.

e2e.ti.com/.../L1.pdf 

您好 Lorenzo、

您可以通过 David.Baba@ti.com 向我发送电子邮件。  您也可以向我发送一份内部层的 pdf 文件吗？  我想知道 CS 和 CSG 是如何路由的。  此外、HS 栅极和开关节点布线如何路由到器件和器件？

我还会将加法电阻器放置在靠近 FB 电阻器的位置、因为我看不到加法电阻器的安装位置？

谢谢。

David。

大家好、David、我将尽快发送文档。 同时、我也有一些发现。

问题不取决于反馈技术。 我已经完全移除了 DAC 级(也切割了轨道、因此没有"悬空"的导线)、并且我已经用两个电阻器固定了一个55V 的预设电压。 问题仍然存在：如果我将输入电压(即使是一小部分秒)从57V 降至50V、则会发生问题、并且输出 PWM 卡在70-75%。

我还使用了 DEMB 电阻器。 按照数据表中的建议将其设置为10k 会在输出端产生大量垃圾、但使用较低的值(即1.2k)似乎会有所帮助。 该行为更加稳定、尤其是在低输出负载下、但问题仍然存在。

我还制作了 CS 和 CSG 曲目的快照(以白色突出显示)：

谢谢！

L.

尊敬的 David：

这是 HO 轨迹：

开关节点：

P.S. 我已向您发送了四层光绘文件(以及一个 pdf)。

谢谢！

L.

谢谢 Lorenzo、

我们将查看并通过电子邮件回复。

David。