请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：UCC28631 大家好、
您能帮助说明一下 UCC28631的输出电压采样点吗？
CS 引脚电压触发的输出电压采样是否低于图25中所示的 I_PK (DEM)？
数据表中指定的输出电压采样延迟为1.7us 典型值。
您能否提供 延迟的最小值和最大值？
如果很难、您能否告诉我延迟有多大变化？
此致、
伊藤和树
尊敬的 Kazuki-San：
IPK (dem)是在内部设置的参考、取决于两个因素。
1.基于感测到的输出电压的外部回路。 该取决于负载的环路由一个 ORing 电路(用于 CV 和功率限制模式)组成、用作控制律的输入。
2.这个错误输出转化为等效的 Fsw 和 ipk(dem)。 然后将此值用于峰值电流控制、并将其与实际检测到的电流进行比较。
谢谢！
此致、
哈里什
尊敬的 Kazuki-San：
我向产品团队核实了此 Vout 采样时序的最小/最大值、但它们没有任何值。
最小采样时间将由选择的电路参数决定、必须将其保持在1.7us 以下。
由于控制器采用定点采样进行输出电压感测、因此必须遵守一些变压器设计约束条件。 在选择变压器匝数比、变压器电感(LPRI)和电流检测电阻(RCS)时、必须确保反激间隔期间相应的复位伏秒足以确保采样点 TOUT (SMP)处提供有效输出样本
数据表的第31页对此进行了详细介绍。
如果您有任何问题、敬请告知。
谢谢！
此致、
哈里什
Harish-San、您好！
我知道我们无法提供采样延迟的最小/最大值。
您能告诉我如何 从特定示波器截图中识别电流检测信号和 I_PK (DEM)的交叉点吗？
此致、
伊藤和
尊敬的 Kazuki-San：
在 DRV 下降沿之后的~1.7us 外部、对 VSENSE 引脚进行采样、这是我们应该从示波器截图中看到的信息。 然而、关断延迟和泄漏的栅极效应在内部进行了调整和优化、以获得良好的输出电压样本。
由于 CS 引脚上存在 RC、Gare 关断延迟在内部是传播延迟(内部)和外部的组合。 需要确保满足以下公式。
谢谢！
此致、
哈里什
尊敬的 Kazuki-San：
DRV 下降沿由测得的实际感测到的电流与 IPK (dem)的相交决定。 IPK (DEM)是内部电压控制环路的输出。
内部环路优化了对 o/p 电压的采样、以补偿上述延迟。 tsmp1是用于对输出电压采样的变量。
谢谢！
此致、
哈里什
尊敬的 Kazuki-San：
谢谢你的答复。 因此、任何诸如 BAV70-V 之类的通用二极管应该适用于此目的。 是的、将考虑二极管压降。 但在此间隔期间、它应该不会影响输出电压、因为 DRV 输出较低、 并且二极管反向偏置、并且在输出电压调节电路之外。
在导通期间、二极管的 Vf 会对 Vsense 产生影响。 数据表的图2和23对其进行了说明。
此致、
哈里什
