您好！
我正在使用 TIDA-020031参考设计设计设计相移全桥电路、其输出电压为20V、电流为150A、最大功率为3000W。
变压器匝数比为8：1、匀场电感器为7.5uH、输出电感为3.3uH、采用双倍电流整流方案。
当前的问题是、当禁用 E 和 F 输出时、输出是正常的、最大电压为19V、最大电流为140A、最大功率为2700W。 然而、在启用同步整流后、输出电压不能上升、并且 A、B、C 和 D 的间歇输出也不能比较 A 和 F 之间的延迟。
怀疑是由于 E 和 F 开始输出信号后次级侧由整流器 MOS 晶体管短路所致。 死区时间设置 Rab=RCD=13k 采用自适应死区时间、图中显示了电阻网络。 请帮我、我应该从哪个方面进行调整？ 
您好！
要使用固定延迟方法、您需要移除 R73并填充 R72、以使用固定延迟方法运行。
您的变压器很可能会产生很大的噪声、因为该设计将进入过流断续模式保护。
下面的介绍了过流断续模式保护是什么以及它是如何工作的。
不知道您的电流感应电阻器的值是否正确。 您可能需要再次进行检查。 如果不是、设计可能会在不应该进入 OCP 的情况下进入 OCP。 应用手册 slua560中提供了用于设置电流检测变压器和电阻的计算
https://www.ti.com/lit/pdf/slua560
如果电流检测变压器设置正确、您可能需要使用示波器研究 CS 引脚、SS、COMP 和输出、以 帮助确定设计输出无法达到满载的原因。
此致、
您好！
我知道需要移除 R73、并填充 R72以固定延迟方法运行。
我现在了解了电路进入间断模式保护的原因。 我在变压器次级侧测量了波形、如图所示。 我使用60%的固定水泥负载、 输出电压分别为6V、10V 和14V。 从图中可以看出、随着输出电压的增加、ZVS 的情况越来越差。 我不太明白为什么会发生这种情况。 这些测试是在 DCM 禁用的情况下执行的。
数据手册中有一段内容、如下图所示。 我不太明白如何调整 tABSET。 微调的一般范围是多少？可以每次调整5kΩ？
下图显示了所测试的 QB I 的 VDS。 但无论我如何调节 tABSET、波形都 不会改变、 Ls 都无法保证峰值和谷值处的谐振。 如何调整参数？
最后、我测试了 SS 和 CS 的波形、如下图所示。 SS 的波形看起来很好、此时电压约为4.5V。 但我不确定 CS 波形是否有问题。
根据这些波形、我不确定这是否是因为 匀场电感太小。 请帮我。
非常感谢你真的！
您好！
您的 SS 上有很多 超过5V 的噪声。 这不应使其上有太多噪声。 这可能会影响接地。 通过探头从 UCC28951接地和 SS 引脚上进行观察、以确保该噪声不是真实噪声。
如果噪声是真实噪声、则检查 VCC 引脚、看看是否存在。 如果存在噪声、则高频旁路电容器可能不够高。 另外、可以帮助添加一个与 VCC 电源以及 VCC 引脚和 VCC 高频旁路电容器串联的22 Ω 电容器。
CS 信号看起来不正确、应该看起来像一个斜坡。 CS 信号应类似于下面的 CH4。 您应该仔细检查 CS 变压器和 CS 电阻器设置。
在使用示波器设置计时时、您可以探测 QBg、QbD 和 QAG、并生成与下图中所示波形类似的波形。 然后测量 tABSET。 由于时序设置不正确、这应该是 QbD 上的第一个谐振环峰值。
一旦您拥有 tABSET、您应该能够设置 RDELAB 和 RDELCB 以设置正确的延迟时序。 您甚至应该能够通过连接 RDELAB 和 RDELCB 引脚的电位器、对设计所需的精确延迟进行微调。
此致、
您好！
似乎现在设置了延迟、以便进行谷底开关、但没有足够的能量来摆动输出以实现 ZVS。
在 QbD 开关节点上实现 ZVS 比较困难。
我将您的值输入到 Excel 设计工具中、以 slua560形式表示输出电压、输出电压、Coss、它计算出实现 ZVS 所需的 Ls 为27.35uH。 Ls = 27.4uH 或>应存储足够的能量、使您在开关节点 QbD 处的50%负载下实现 ZVS。
https://www.ti.com/lit/pdf/slua560 ，应用手册
https://www.ti.com/lit/zip/sluc222 ，slua560中的 Excel 设计工具参考
此致、
您好！
我下载了您的表单并重新计算了它。 我获得的值为27.35uH。 测试结果如下图所示。
不过、需要修改多个参数、修改后的计算如下图所示。 结果有问题。
我们应该如何解释结果？ 我应该如何调节参数？
您好！
根据您在 Excel 工具中输入的值、磁化电感在50%负载时应该足够实现 ZVS。 这是因为 Ls 的计算值为负。 不过、您的设计没有足够的能量来使用6uH 匀场电感器在50%负载下实现 ZVS。
该工具估算出的开关节点电容为估算 Coss 的2倍。 这通常适用于大多数应用。 不过、出于某种原因、您的开关节点电容(CSW)可能会高于工具估算值。 根据谐振环频率(Fr)和已知电感(LLK+CSW)、您应该能够使用以下公式计算实际 Ls。
CSW=1/((2*3.14*fr )^Ls ))
然后、使用以下公式需要所需的 Ls 来实现 ZVS、并在您的设计中使用该公式。
此致、
您好！
第一个公式是根据您的电流设计使用测得的振铃频率(fr)计算 CSW
借助计算得出的 CSW、您便可计算所需的 Ls、以实现低至50%的 ZVS。 此值将与您最初计算的值不同。
为了便于理解这一点、我将修改第二个公式、以计算要使用的新匀场电感器(LSB)而不是 LS、以实现低至50%占空比的 ZVS。
此致、
您好！
根据振铃频率(fr)重新计算了 I CSW。 结果表明、计算得出的 CSW 相对接近手动。 因此、Ls 的计算没有问题。
如下图所示、 我重新测试了变压器初级侧和次级侧的波形。 在70%负载条件下、初级侧的波形完美无缺、但次级侧的波形仍然有问题。 
基于上述结果，我想知道问题在哪里，我应该采取什么措施来解决？
您好！
因为我只有一个隔离探针、所以我无法 将初级电压和次级电压放在同一个图上？ 我对此感到抱歉。
根据我观察到的现象、发生振荡时、恰好是次级侧短路时(两组二极管都导通时)。 这是我困惑的地方。 此部分中发生振荡的位置的电压应为0。
此外、我还测试了 Ls 两端的波形。 Ls 的波形表现出500ns 的振荡、这也对应于变压器次级侧的振荡。 据我了解、在整个 Ls 过程中不应有电压。 此处的 Ls 仅指与变压器串联的附加电感。
我不确定振荡的原因。
请帮我！
您好！
您之前获得的这个波形具有1.9us 的续流周期、两个 SR FET 都将导通。
您在次级上采用的这个波形具有2.94us 的续流时间。
次级侧的振铃并未同时开启两个 FET。
如果次级侧的任一开关节点上出现振铃、则变压器会耦合到初级侧。
我想这 可能就是您所观察到的情况。
我感到有点惊讶的是、在变压器的初级侧上看不到这种振铃。
如果您在 Ls 和变压器的初级上而非变压器的初级上进行测量、则可能会掩盖您在次级上观察到的振铃。 您可以仔细检查一下这个波形吗？
为了更好地理解这一点、您可能也会在图中包含 SR 驱动信号。
此致、
