[参考译文] CSD19533Q5A：关于在高电流下并联使用 MOS 管

admin

Other Parts Discussed in Thread: CSD18540Q5B, CSD19536KTT, LM74700-Q1, CSD19533Q5A, CSD18510Q5B, CSD88584Q5DC

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1241362/csd19533q5a-on-the-use-of-mos-tubes-in-parallel-under-high-current

器件型号：CSD19533Q5A
主题中讨论的其他器件：LM74700-Q1、 CSD18510Q5B、CSD18540Q5B 、CSD19536KTT 、 CSD88584Q5DC

大家好、支持团队。

我计划使用两个 LM74700-Q1实现 ORing 功能、输入电源为直流18V~32V、常规电压为直流24V、电流为200A。 TI 是否有手册介绍在大电流下并联使用 MOS 管的球管选型方法？例如、如果电压为24V DC、电流为200A、且工作温度为-40℃~85℃、那么 LM74700-Q1可以驱动多少个来满足这一需求？

例如、CSD19533Q5A 应使用多少个并联连接？

1 年多前

0 admin 1 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、盛阳：

感谢您关注 TI FET。 TI 有一个负载开关 FET 选择工具(下面的链接)、可用于确定需要多少个并联 FET 来承载200A 连续电流。此时、该工具无法并联 FET、但您可以将电流除以 FET 数量、以估算每个 FET 的功率损耗。对于此应用、除非瞬态电压超过40V、否则您将至少需要一个40V FET。通常、对于相同的芯片尺寸/封装尺寸、电压较低的 FET 将具有比电压较高的 FET 更低的导通电阻。

我开始使用5个并联 FET、32V、200A (每个 FET 40A)、并假设最高工作结温为125°C。对于40V FET、TI 采用5x6mm SON 封装的最低导通电阻器件为 CSD18510Q5B (VGS = 10V 时的0.96mΩ 最大值)、每个 FET 的估算功率损耗为~2.5W。采用5x6mm 封装、可在多层 PCB 上实现大约3W 的最大功率、并且具有良好的散热布局。如果您需要60V FET、那么 CSD18540Q5B 是5x6mm 封装中导通电阻最低的 FET、但至少需要7个并联 FET (每个 FET~2.7W)。如果您需要100V FET、那么我建议使用 D2PAK FET、例如 CSD19536KTT、至少配有7个并联 FET。

负载开关 FET 选择工具链接： https://www.ti.com/tool/LOAD-SWITCH-FET-LOSS-CALC

有关 FET 封装功率耗散能力的技术文章链接： https://e2e.ti.com/blogs_/b/powerhouse/archive/2019/10/29/selecting-the-right-power-mosfet-power-block-package-for-your-application

请进行审查、如果您有任何问题、请告诉我。

此致、

约翰·华莱士

TI FET 应用

0 admin 1 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好。 John。

如下表所示、当功率为3W 时、组件的环境温度只能为满足结温的30 ℃ 而不超过150 ℃ 时、例如 CSD18510Q5B、此时计算的电流约为61A。我是否理解正确？

我以我的设计为例、电流需要为200A、使用大约5个 CSD18510Q5B。每个电流为40A、使用温度为-40℃~85℃。根据结温计算公式：TJ = TA +(ΘJA×P)若要计算 TJ、85 +(40 *(1600 * 0.00079))= 126 < 150、便能够满足要求。在电路设计中、可以选择多层板和2oz 厚的铜箔、但元件使用的 PCB 面积可能难以满足。例如、当需要 MOS 管的面积为1平方英寸且面积很大时、ΘJA = 40。如果使用5个 MOS 管、应如何处理占用区域以满足 ΘJA =40？

0 admin 1 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

如下图所示、42A 是 TA 温度下的电流吗？

0 admin 1 年多前

TI__Guru**** 1737970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的盛阳：

感谢您提供计算。关于数据表中的连续漏极电流额定值、下面的链接指向一个博客、该博客详细介绍了 TI 如何进行此计算。为进行此项计算、TI 使用数据表在 TA = 25°C、TJ = 150°C 且 VGS = 10V 时规定的最大导通电阻(0.96mΩ)。该计算还考虑了图8所示的 RDS (on)的正温度系数、该系数在 VGS = 10V 和 TJ = 150°C 时约为1.8。下面是数据表的计算公式：

PDmax =(TJmax - TA)/ RθJA =(150°C、- 25°C)/ 40°C/W = 3.125W

IDmax =√Ω PDmax/Rds (on) max (@Ω= 150°C)=√Ω(3.125W/(TJ 0.96mΩ 1.8)= 42.5A (数据表值为42A)

当 TA = 85°C 时、计算变为：

PDmax =(TJmax - TA)/ RθJA =(150°C - 85°C)/ 40°C/W = 1.625W

IDmax =√PDmax/Rds (on) max (@= 150°C)=√(1.625W/(TJ 0.96mΩ 1.8)= 30.7A

请记住、大多数用户会降低 MOSFET 的最高工作结温一定量以确保可靠性。通常、这可以是从10°C 到25°C 的任意值、具体取决于可靠性要求。这进一步降低了 FET 的电流能力。例如、如果工作 TJ 最大值由25°C 降至125°C、则在 TA = 85°C 时、最大电流会降至25.4A。

最后、在多层 PCB 上采用良好的布局、可以将 RθJA 的值降低到大约20°C/W 到25°C/W、从而提高连续电流能力。 FET 的布局应最大限度地增加漏极焊盘的覆铜、并包括通向内层和底层的散热过孔、以散发 FET 发出的热量。我将包含一个链接、该链接指向 TI 使用 CSD18510Q5B 的电机驱动器参考设计、其中显示了一个具有散热过孔的2层 PCB 布局。

e2e.ti.com/.../understanding-mosfet-data-sheets-part-3

https://e2e.ti.com/blogs_/b/powerhouse/posts/understanding-mosfet-data-sheets-part-6-thermal-impedance

https://www.ti.com/tool/TIDA-010251

此致、

约翰