[参考译文] TPSM5D1806：帮助提供非常奇怪的瞬态响应...

您是否有原理图、PCB 布局和示波器波形？

OV 会导致器件 在重新启动前关断~10ms 以上。  

1.5V 是否具有 OV 类似行为？

被加电的器件或电路板上可能存在一个从1.5V 至0.9V 的泄漏路径。  

David：

感谢您的快速响应。

是的、看起来是 OV、是的、它会关断10ms、然后重新开启。

下面是示波器中的屏幕截图：

特写：

在 SW1上测量直至峰值@1.2xV 的脉冲。

1.5V 在此期间保持稳定。

下面是一个原理图：

我不知道导致1.5V 在启动过程中的特定时间泄漏到0.9V 的原因？

卡上我还有3个其他 TPSM5D1806器件提供其他电压。  我仅注意到该导轨上存在问题。

在示波器的这张屏幕截图中、您可以短暂了解电源轨负载的位置、虽然没有出现问题、但稍后会看到输出尖峰：

任何见解都将是最有帮助的...

-凯文

原理图上的注释： 未组装 C111和 C112

输入电容器上的放置良好、但 GND 引脚、接地连接

未连接到输入电容器、例如 VIN 引脚连接(绿色框)。   

与直接开关电感相比、功率级的开关环路具有更多的寄生电感、

使用覆铜从电容器接地连接到顶层的器件接地。  

是否可以在 OV 事件期间在蓝点处测量输入电压？   

此外、在 OV 事件期间、可以用 Vout 绘制 TP27 SW1。   

Vout 上的触发器1V 触发、上升沿正常或单个触发器使用2us/div。  

我读取到第一条消息是20毫秒、而不是20微秒、因此我认为此时

但在微秒级范围内、我认为输入电源可能正在影响控制环路。  

是否已经进行过 A-B-A 器件交换实验、以查看问题是出在器件还是电路板位置。  

如果您的设备在其他位置按预期工作、请切换至

并取出可疑设备、然后将其放置在其他位置。  

有一个实心 GND 平面连接第2层上的所有元件、我明白您的观点。

是的、我将在发生 OV 事件期间在蓝点测量12V 输入。

是的、我可以获得 TP27的波形图。  我想解释一下我看到的与此相关的内容。  SW1仍会执行脉冲操作、直到器件在尖峰达到峰值时关闭。  在此期间、脉冲变薄、但无跳跃等。

这在多个电路板上是可重复的、所有这些电路板均采用了显示问题的同一稳压器。 它似乎与我的设计中的该电压轨有明确的关系。

您对在1.5MHz 上运行此产品有什么想法吗？  应查看 RS 还是 SS 引脚？

谢谢。

凯文

对于双路输出配置、不使用 RS 和 SS。   

使用1.5MHz 开关频率时、最短可控导通时间可能会导致0.9V 电源轨跳过脉冲。

此外、检查 AGND 到 PGND 的电压。  

我将检查该电压(PGND 到 AGND)差值。

我只询问通过监测这些引脚是否会提供线索。

好的、关于1.5MHz。

如果没记错、SS 和 RS 引脚会在电路中多路复用、以便使用内部电路或节点。    因此我想不出一种方法可以使用这些引脚。  

仅供参考、 TPS541620是用于 TPSM5D1806的转换器。   

下面是一些图：

1) 1) SW1和 VOUT。  当电压达到大约1.18V 时、20us 后关闭开关

2)放大脉冲。 它看起来不像我想象的那样减小脉冲。  它大约115 ns

3) 3)在0.9V 事件期间、输入电容器上的电压为12V (交流耦合)

4) 4) 0.9V 事件期间 VOUT2 (1.5V)。  交流和直流耦合。  看起来很干净。

我仍然应该为 PGND 使用 AGND 的 pic、但根据我在1.5V 上看到的结果、我并不期望那里有突破。

谢谢。

凯文

如果您看一看12V 的曲线图、就会在电压轨从0.9V 开始上升到1.118V 时、12V 开始上升。 我假设负载电流变得更低。

因此、如果电源轨从负载变为无负载、您可能会看到此峰值。  在这里、前馈电容器应该会产生一些影响、但在我尝试的三个值中我没有看到任何影响。

我认为在0.9V 到1.18V 瞬变的输入电压上升是由于器件关闭

并且器件不再从输入端拉取电流、随后输入电压升高。  

在测量中导通时间为115ns、对于0.9V 输出、控制环路的导通时间应为~75ns。  

 由于 1MHz 开关频率和115ns 接通时间、控制环路会尝试调节到1.38V、  Vout/Vin=ton*Fsw。

包含 Vout 和 SW 节点的放大示波器图显示了 OVP 之前的最后一个脉冲。   

高侧 FET 为115ns、然后关断、同时低侧 FET 导通~580ns、然后 LS FET 关断(OVP 禁用功率级)。   

一旦低侧 FET 关闭、低侧二极管会导通~1.2us、因为电流会跟随到负载。   

电感器此时斜降至0A、SW 节点会发生振铃。    

如果我假设电感器从峰值增大到0A、在最后一个低侧 FET/二极管导通到振铃期间、

根据 VL=L*di/dt、我估计电感器大于5A。    因此、我认为卸载瞬态不会导致 OV。   

由于某种原因、控制环路的导通时间不正确。   

在图3和图4中、0.9V (500mV/div)可能有来自输出负载的明显压降。  

我预计负载上的压降会更小、500mV/div 条件下在示波器上观察不到、但此变化是可见的。

有两个控制环路、 我怀疑 GND 可能是增加控制环路中的噪声的问题。   

AGND 和 PGND 在0.9V 事件期间没有真正的扰动。

我如何将该控制器拉至 webench 并运行仿真？

我不知道为什么、但未在 webench 中启用 TPSM5D1806进行仿真。  

如果您对 EVM 感兴趣、我可以发送一个。  

我将仔细查看 webench 可用资源。 您有什么改进控制环路的建议吗？

另一项信息是、该设计在电路板其他位置的其他电压下看起来是一样的电路和布局、但由于某种原因、这个特定的电源轨会出现问题。 最后、该电源轨的一个主要区别是与其他电源轨相比、电压最低。

我有一个 EVM。

当输出电压为0.9V 时、脉冲测量值为103ns。

在 OV 关断前、脉冲会变为121ns。

反馈节点对输出电压进行影子化。  即、随着反馈电压升高、脉宽不断增加？ 由于脉冲越来越长、反馈引脚在从0.9升至1.18V 期间升高到高于0.5V。

它是如何进入该模式的？

我在使用12V 输入和1MHz 对 EVM 的0.8V、0.9V 和1V 电压进行了测试、在达到满负载时没有出现此问题。   

我将在明天测试超过6A、看看在进入电流限制时是否有任何奇怪的行为。   

此外、将电路板上其他位置的已知良好器件放置在0.9V 位置

问题0.9V 器件已放置在另一个位置、以检查问题是否出在特定器件。  

通常、较低的电源轨电压 具有较高的电流、这是您对于0.9V 峰值电流的预期值。   

电流可能小于4A。  如果时间较短，时间较长的话，我也不会感到意外。

此零件在其他三个位置用于创建以下项目：

1.8V @ 1-2A 和1.1V @ 3-4A (并联输出)

1.35V @ 3-6A (组合输出)

1.2V @ 1-2A 和 0.9V @ 2-3A (并联输出、此0.9V 电压轨尚未出现问题、但由于其他为处理器内核供电的0.9V 电压导致无法充分发挥功能)

多个装配体上的同一导轨显示了相同的行为。  我不认为这是一个坏的鸡蛋。  也许这条铁路的布局确实很模糊、但在我回顾它时、我并没有发现什么值得注意的地方。

什么情况会导致控制器像这样开环、并失去它试图保持的0.5V 控制点的控制？

我和我的主管一起审查了该事件、他也感到困惑。   我们提出了其他问题来阐明我们的假设。    

150uF 电解电容器的规格是什么、如果没有规格则进行任何测试。  

为了增加环路带宽、减小输出电容可以增加响应时间。   cout 已经增加 并进行了测试、是否通过减小 cout 进行了任何测试。  

当存在无法解释的行为时、应怀疑 PCB 布局和噪声源。

能否捕捉到没有带宽限制的 FB1引脚到 AGND 引脚的示波器图、直流耦合。  

以及无 BW 限制的 AGND 引脚到 PGND 引脚  

并将 FB1连接到 PGND。    

PGND 引脚10和 PGND 引脚29附近的输入电容器的接地端。

R67高侧反馈电阻器在何处连接到输出电容器：更靠近 IC 或负载。  

此外、如果有 TPSM5D1806EVM  链接 、您可以在 EVM 上测试0.9V 原理图。   

如果您没有电路板、我可以给您发送一个电路板。  

是的、我尝试移除150uF 电解电容器、但没有变化。  我在添加更多批量之前尝试过此操作、原因与您在上面提到的原因相同。

除了移除150uF 电解电容器(无影响)外、未移除其他电容器。

R67与 IC 的连接更靠近。

我就可以获得您要询问的示波器图。

我不确定我能否使用 EVM 复制负载。  是否要求将 EVM 输出绑定到 CCA？

我不建议此时与系统关联、而是仅验证 EVM 上的物料清单和故障器件。

原理图与我已经测试的其他 BOM 没有太大不同、作为实验、您已经删除/添加了 COUT、因此我预计不会出现任何意外。  

理想情况下、如果有问题的器件连同当前原理图一起安装在 EVM 上、    

系统板上可能没有很多 EVM 不具有的事件：接地平面电流、噪声等。  

如果可以将 EVM 添加到系统中、则可以使用电流探头和

可将器件与系统板的噪声等隔离、可能值得进行实验  

如果需要任何其他信息、请发布或单击解决  

我们仍在研究这个问题。  目前没有分辨率。  我正在研究 EVM 输出中进入 CCA 的接线。

FB1 (蓝色、交流耦合)和 VOUT (品红色)图。  我确实限制了示波器 的带宽、但我可以根据我在这里看到的情况进行另一次捕获、尽管我看不到这会如何发现任何东西。  

FB 和 VOUT 波形确实显示了 OVP 的原因、但 OVP 的根本原因我很难知道。  

斜坡和时钟决定脉宽的开启和终止、噪声会对

但在此器件上没有看到这样的响应。   EVM 实验可能是解决问题的最简单的方法。