[参考译文] LP8556：测试模式

尊敬的 Jeff：

您可以将原理图发送给我进行仔细检查吗？

BR

Patrick

Patrick、您好！

以下是有关 LP8556 VLDO (引脚19)测量波形的一些问题、请帮助检查：

1. VLDO 启动最大电压为3.6V、它对 IC 有影响吗？
2. 如果 VLDO 没有降至零然后启动、它对 IC 有影响吗？

谢谢！

Jeff

尊敬的 Jeff：

就 VLDO 电压而言、这是可以的。

BR

Patrick

Patrick、您好！

另一个问题是在使能引脚驱动为高电平之前 LDO 降至约0.8~0.9V、此电压是否会影响您的内部电路？

谢谢！

Jeff

尊敬的 Jeff：

我将使用 EVM 检查这一点。

Patrick、您好！

我可以知道任何好消息吗？ 谢谢！

Patrick、您好！

以下是客户意见。 您是否知道 VLDO 升高到9V 的任何机会？

由于您的封装采用 WQFN 封装、因此从引脚直接损坏 IC 似乎很困难

如果 ESD 消失、应怀疑这个尖峰电压将被 PAC29 (10uF)吸收、我们之前在该引脚上进行了 ESD 测试、ESD 测试后无损坏。

由于 LDO 损坏、我们唯一能够重现的方法是在此引脚上施加大约9V 的电压、并且故障模式是类似的。

不确定我们是否配置不正确、该 IC 是否会进入测试模式、从而直接将高输入电压旁路到此引脚？

对于最新的故障样本(FA 将于本星期五发布)、在组装后、在我们的测试过程中、我们将检查是否所有 LP8556都可以配置和响应、这意味着所有 LP8556在组装后都可以正常工作、但在每天使用大约5个月后、我们发现了此故障。

尊敬的 Jeff：

客户是否意味着他们会在 VLDO 上持续添加9V 电压来损坏它？ 我还可以看看他们的 VLDO 器件布局吗？

BR

Patrick

您好、Partick、

是的、因此他们怀疑 LP8556中有某种测试模式、可能会向 LDO 传递高电压并导致损坏。 有可能吗？

稍后我将向您索要布局文件。 谢谢！

Jeff

Patrick、您好！

供参考。

尊敬的 Jeff：

好的、我将检查这是否与测试模式有关。 并随后向您提供反馈。