[参考译文] LMX2595：LMX2595

您好、Narendra、

似乎放大器会向基准输入端增加噪声、因此会增加噪声、我假设输出端的频率偏移为10k Hz。

您看到的是这种情况吗？

谢谢、

Vibhu

大家好、Vibhu、

我使用70MHz 参考、从 PLL 生成13GHz

正如您所说的、最终输出(13GHz)在高达10kHz 左右时会降低约8dB。

这相当于 基准中相位噪声下降约20dB。

基准路径中饱和的放大器是否会导致如此多的噪声增加。 相位噪声测量约束的影响。

我无法在70MHz 下测量此降级。 是否有任何其他方法来测量该饱和对相位噪声的影响。

请澄清。

您好、Narendra、

放大器可能会增加噪声。 您是否有办法绕过放大器或使用替代电源测试 LMX 器件？ 在较低的偏移频率下、PN 主要由输入源决定、因此、如果您看到低于10kHz 时的性能下降、正如我之前提到的那样、这是由输入导致的。

谢谢、

Vibhu

您好、Vibhu、

没有饱和相位噪声的替代源的情况下也可以正常工作。

我的疑问是、将基准放大器推入饱和状态(例如10dB)会使其相位噪声降低、从而损坏 PLL 相位噪声

您好、Narendra、

恐怕我们不适合评论放大器饱和的影响、如果您使用 TI 的放大器、建议您在放大器论坛上发帖、我们的专家会为您提供更具体的答案。  

正如 Vibhu 指出的、在10kHz 偏移时、基准时钟将为整个 PLL 环路产生噪声、除非环路带宽远小于10kHz。  

线性区域中的放大器输出电平是多少？ LMX2595仅需要0.2V 输入信号、您可以考虑绕过放大器吗？

Noel、您好！

感谢您的参与、我们一定会在放大器论坛中查看它。

另一个相关查询。

我想将 PLL 的带宽减少到3KHz 或更低。

但使用 PLLatinum 软件无法使用可实现的 R 和 C 值。 即使在40KHz 带宽下、也有一个峰值、似乎没有任何 R 和 C 值下降。

我已附上仿真文件、请查看并建议值、以减少带区、并从6KHz 开始陡降。

谢谢你

Noel、您好！

但是、如果我们降低环路电流和相位 det 频率。 相位噪声会降低。

我们如何平衡这一点。

我附加了一个示例仿真。

请查看并回复

Noel、您好！

使用倍频器时、PFD = 140MHz、基准频率为70MHz。

可设置的最小环路带宽是多少、以在较低偏移下获得最佳相位噪声和急剧滚降。

如果您可以分享一个示例仿真、那将非常棒。

Noel、您好！

对于我们的其中一个项目、我们将使用 LMX2595芯片进行实验。

基准 OCXO 是相同的。 我们已经评估了来自不同公司(分立 PLO 和 VCO)的另一个芯片、并附上了相位噪声图。 如何获得相似的环路滤波器低带宽和相似的相位噪声规格。

此致

Narendra

非常感谢您的 INPUT Noel