[参考译文] ADS1299：菊花链连接和通道连接问题

您好、Jiahao：

感谢您发帖。

1. 未使用的模拟输入引脚应连接到 AVDD。
2. 是的、如果两个芯片的 INxP 输入信号在同一基准电极上测量、则应该将两个 SRB1引脚短接在一起。  
3. 只需要一个器件(即器件1)的 BIASOUT。 其他器件(器件2、3、...)的偏置放大器可断电。 仍然可以从任何器件中选择输入电极、并将它们连接到器件1的 BIASINV 引脚、以在需要时将它们包含在共模导出电路中。 我们的 ADS1298数据表中显示了这种情况的一个示例、它也适用于 ADS1299：

此致、

Ryan

尊敬的 Jiahao：

1.你说的很好。 如果为菊花链中的两个器件使用公共/CS、则它们必须具有相同的寄存器配置。 在寄存器写入期间可以对每个器件使用单独的/CS、并在数据收集期间将它们同时置于低电平。

2.延迟电路或 D 触发器电路对数据重新计时的需求取决于系统的布局和 SCLK 频率。 我以前没有听说过任何客户实际上需要该电路、因为 SCLK 频率相对较低。

 从 SCLK 上升沿到 DOUT 的建立时间为17ns/32ns (取决于 DVDD)。 因此、1/2* SCLK 周期必须长于设置时间并留有一定的裕度、以确保该位在下一个 SCLK 下降沿之前稳定在 DAISY_IN 引脚上。 我认为 SCLK < 10 MHz 不应该有任何问题(对于 SCLK、高电平和低电平时间为50ns)。

此致、

Ryan

尊敬的 Jiahao：

您需要检查时序并验证是否有足够的裕量。 如果 SCLK < 10 MHz、则不需要延迟电路或 D 触发器、这种"规则"没有。 我的估计是,这将不是必要的,但这是由你来确认。

此致、

Ryan