您好，
我们发现关闭 PMIC TPS6590379ZWST OTP 97 1.3时出现问题：
VCC1 = 5VDC
使用 POWERHOLD 启动
在断电前，使用主管电路中的 PMIC_RESET_IN 生成断电。
我们使用 TPS3808设备监控 VCC1，当其低于4.5V 时，将向 PMIC 生成 PMIC_RESET_IN 脉冲。
PMI_RESET_IN (TD)设置为0.5秒，以保持 PMIC 关闭直到 VCC1低于2.75 V (实际接近0伏)
问题是，在 PMIC 完成 断电序列后，尽管 PMIC 的输入电压为0 VDC，但在20毫秒后附加延迟后，PMIC 会再次执行启动 OFF2ACTIVE 序列。
最终，PMIC 会在不执行所需的断电顺序的情况下关闭。
巴西
阿丽亚·巴斯
阿里，
这种情况听起来与数据表第66页描述的缺陷类似。 在 OFF2ACTIVE 序列和 PMIC 关闭期间，您能否确认 PLL 功能？ 第64-67页以更详细的方式描述了顺序，这可能也有所帮助。
https://www.ti.com/lit/ds/symlink/tps659037.pdf
此致，
亚历克斯
您好，Arie，
您能否确认 LDOVRTC_OUT 引脚和 GND 之间是否连接了3.9千欧电阻器？ 如果我不认为这是值得添加的，因为 LDOVRTC_OUT 引脚基本上为数字逻辑供电，如果此引脚放电速度更快，它可以防止出现 任何不需要的加电，因为数字随后会断电。 下面的文档对此进行了更详细的描述
https://www.ti.com/lit/an/swca302a/swca302a.pdf
如果情况已经如此，这将有助于查看一些范围图解。 主要是 reset_in，VCC1，LDOVRTC_OUT 和加电序列中包含的任何其他信号。 确保将这些内容捕获到尽可能靠近 PMIC 的位置。
最后，您能否确认是否有其他请求发生？ 我同意，鉴于数据表第5.4.2节，将 reset_in 设置为0V 应该会抵消表5-8中的任何内容，但是，了解这一点仍然很有用，这样我们就可以确定调试过程中接下来要看的地方。
此致，
亚历克斯
