[参考译文] AM625：如果 DDRSS 连接2个2GB DDR4、处理器可以看到4GB DDR4？

问候 GR，  

我们的专家会在 timebank 上、需要一些时间来回答您的问题。

此致、

卢卡斯

您好、James：

感谢您的支持。

我理解 DDRSS 数据总线不能是 spilit。

因此、我的客户希望构建4GB DDR4、

 AM62是否允许该结构？

此致、

GR

您好、James：

感谢您的支持。

No，该图拆分了数据总线，这是不允许的。  [/报价]

我的客户希望使用 x16总线 DDR4。

我的图不是指 spilit x16至2 x8。

这意味着两个 DDR4并行连接 x16总线。

我认为设计与您的图和 TwinDie 器件非常相似。

我认为 AM62允许使用此设计。

我可以有你的意见吗？

此致、

GR

我认为您的图是不同的。  您展示了连接到两个 DDR 器件的16位数据总线。  对于数据信号、这不是点对点设计。  如果您不希望这样做、请重新绘制以显示更多详细信息。   

我提议的图表按照您的客户需要使用16位 DDR4接口、它只需使用两个 x8 DDR4器件即可实现。

此致、

詹姆斯

您好、James：

感谢您的支持。

我有重新编排图。

我发现"允许的配置是1 X 16位或2 X 8位。 1 x 8位配置不是有效配置"

在7.2存储器中、

https://www.ti.com/lit/an/sprad05a/sprad05a.pdf

这是不是意味着2等级 DDR 只允许 x8总线模式存储器？

如何使用 x16宽 DDR 实现2列 DDR？

此致、

GR

您好、James：

感谢您的支持。

我明白了。

此致、

GR