1.输入1kHz的正玄波，输出变成了2kHz。并且有其他频段的干扰。
2.不接任何输入的时候，有大约25db的噪声信号，频率大概在45Hz-100Hz。
I2S模式，MCLK=12.288M fs=48k BCLK=1.536M，16位
寄存器配置如下：
I2CWRITE(I2C_ADC31, 0, 0X0);
I2CWRITE(I2C_ADC31, 1, 0X01);
I2CWRITE(I2C_ADC31, 4, 0X03);//use…
1.输入1kHz的正玄波，输出变成了2kHz。并且有其他频段的干扰。
2.不接任何输入的时候，有大约25db的噪声信号，频率大概在45Hz-100Hz。
I2S模式，MCLK=12.288M fs=48k BCLK=1.536M，16位
寄存器配置如下：
I2CWRITE(I2C_ADC31, 0, 0X0);
I2CWRITE(I2C_ADC31, 1, 0X01);
I2CWRITE(I2C_ADC31, 4, 0X03);//use…
配置了32000采样率，时钟有bclk提供（Generating Master Clock from BCLK）
reg配置如下：
采集数据波形不平滑，如下图所示，（输入信号159Hz，340mV vpp）
请帮忙看下这个配置有什么问题，谢谢。
声音经过3.5头从TLV320ADC3101的IN2L,IN2R进，PAG->ADC i2s 到soc，测试i2s总线，发现只有一路数据输出
如果模拟音频信号从IN2进来，配置寄存器17为0xf，寄存器18为0xf0，右路没声音输出，发现配置右路进，ADC出无论左或右都没
还有一个现象，寄存器11的值为0x41（右侧ADC溢出标志），如果把寄存器18改为0xff…
如下图示，现在是要配置TLV320ADC3101 两路音频差分输入；问下linux下TLV320ADC3101音频这块驱动怎么配置、移植。
需移植到i.MX 8M Mini平台
想要把TLV320ADC3101当成ADC用，获取到采样值后需转换成信号输入电压值。
查看了下ADC3101的数据手册，ADC位数是设置的吗，在哪个寄存器设置，以及ADC的基准电压是多少，数据手册没有看到？
ADC输出之后经过内部mini DSP进行信号处理了，能否配置内部mini DSP旁路出来；
我只要获得采到的信号值对应转换成输入信号电压大小，当成普通应用的ADC器件。如何换算？
问题描述：调试音频CODEC，通过arecord进行声音录制验证。通过信号发生器产生正弦波信号（模拟声音信号）接入设备，使用arecord -D hw:0,0 -c 3 -d 5 -r 44100 -f S16_LE test.wav，生成的test.wav文件用软件“cool edit Pro”打开。测量波形频率，声道一文件波形频率实际对应设备声卡的左声道接入信号频率…
打算用TLV320ADC3101采集3路MEMS加速度的电压信号，查看了下ADC3101的数据手册，ADC位数是设置的吗，在哪个寄存器设置，以及ADC的基准电压是多少，数据手册没有看到。
你好！
1、项目中，我们只接一个模拟MIC(IN2RP),IN2LP不接MIC-悬空。
2、ADC3101做slave
问：我们录音后，播放录音发现只有右边喇叭有声音，我们想实现立体声-双声道，请问如何实现？
谢谢。
这个帖子上的 电压传递函数中，1.35V对应输出0，这个1.35是根据什么确定的呢？是任何时候输入低于1.35都输出负值adc吗？
这个传递函数在手册中并未见到，能提供相应文档吗？
问：施加到 TLV320ADC3101 和 TLV320ADC3100 器件的输入电压与产生的输出代码之间的传递函数关系是什么？
TLV320ADC3101 fs 跟mclk频率是什么关系，
这里描述的 filter mode 是什么东西，怎样配置才是filter mode =0
when filter mode (page 0 / register 61)
equals zero; otherwise, N equals the instruction count from the ADC processing blocks (see Table 6). The
master…
TLV320ADC3101 pll_clk 输出倍频参数跟频率是什么关系（x(RxJ.D)/P --手册上写的这个是什么意思？）
我配置了pll，
PLL_CLKIN输入bclk 1.536M
输出pll_clk 为41M，修改了如下几个寄存器的值，pll_clk没什么变化，请问这是为什么呢？
P0:0x05(5) [PLL P and R -VAL ] (11h)
P0:0x06(6) [PLL J -VAL ] (4h)
P0:0x07(7)…
您好，我想把pll_clk时钟输出看下，配置了：
0x34 0x10（ Page 0 / Register 52，DMDIN output = CLKOUT output）
0x19 0x01 （CDIV_CLKIN = BCLK,配置成PLL_CLK没输出，想尝试bclk是否ok）
BCLK是外部输入，这样配置后，从GPIO1并没有时钟输出，请问这样配置正确吗？
另外也尝试配置了 0x35 0x06（DOUT = CLKOUT output…
TLV320ADC3101这个ADC的采样率如何配置成96kHz的，我看手册上写要用dual-rate mode 这个怎么配置寄存器呢？有没有手册说明，谢谢。
我们公司买了EVM，申请pure path 一个月了，没有任何答复确认是通过还是不通过，能不能帮忙解决？项目年底要上线，我这ADC还没调好，很着急
为CODEC和ADC配置PLL或时钟方案似乎是一项艰巨的任务。由于PLL的设计是为了接受广泛的输入时钟，无论是常见的还是不常见的，有很多方法来配置它，这样做很容易迷失方向。这就是为什么我们有一个PLL CODEC/ADC Calculator，帮助您确认您的PLL配置！
Audio CODEC/ADC PLL Calculator可以在这里找到：
要开始使用这个工具，里面有一个Table of Contents，它提供了设备系列及其各自的PLL/Clock…
在一个系统中产生噪音的原因有很多，下面列出了最常见的原因（不按特定顺序排列）：
1、带外噪声
2、PLL配置不正确
3、ASI（音频串行接口）配置不正确
4、地平面噪声耦合
5、电源
带外噪声是一个非常常见的问题，通常不考虑。带外噪声是由CODEC/ADC内的数字切换产生的高频噪声。当将模拟输出连接到D类放大器时，这种噪声会被混叠到音频频带并影响输出。带外噪声可以通过在模拟输出端增加一个截止频率约为30khz的低通滤波器来解决。
在CODEC/ADC中错误地配置PLL和ASI也会导致噪声问题。PLL和ASI总线都提供了以多种方式配置的能力…
Dear TI Expert,
我们有个客户，产品上使用了TLV320ADC3101，不使能AGC功能时，使用固定PGA增益已经实现了录音功能。
但是，噪声较小时灵敏度不够；而灵敏度足够时噪声很大。开启AGC功能时，不知道如何实现抑制噪声并保证灵敏度。
能否调整target level,noise threshold,debounce等参数来达到较理想的噪声抑制效果？或者有其他的建议？多谢。图片在楼下贴上
…作为从,输入BCLK=256K,配置NADC=MADC=1;AOSR=32，得ADC_FS=8K,
IN2L 2N3L 差分输入,IN2R IN3R 差分输入
配置如下，大家看看有什么问题，请指正！
w 30 00 00
w 30 00 01
#ADC_FS=8K
w 30 04 01 // CODE_CLKIN =BCLK
w 30 12 81 // NADC = 1
w 30 13 81 // MADC=1
w 30 14 20 // AOSR=32
w 30 35 12 //
w 30 51…
ADC:TLV320ADC3101 FS=44.1K
音频:1KHZ正弦波
MIC录音经过ADC转换，通过IIS获得音频数据还原出的波形如下
请问：如何是还原的波形更加平滑（目前采集到的数据连续4个都是同样的值）
