[参考译文] DS90UB941AS-Q1：ESD 接触放电测试失败（8kV)

关于串行器、941由于设计类似于947或949、因此您可以在此处查看高速设计指南。 对于芯片级、没有寄存器有助于减少系统级 EMC 设计。 如果您使用外部时钟、您还需要注意此时钟设计。

•板堆叠

–至少4层电路板

–专用接地平面和电源平面(不要将信号层和接地/电源层混用)

–顶层上的接地覆铜、在差分布线周围均匀分布

•单端输入/输出

–远离差分布线(大于2倍的线迹宽度间距)

–未使用的输入不应悬空–使用电阻器(~10kΩ Ω)连接到 GND 或 VDDIO

–建议使用50Ω Ω(单端)走线

–内联电阻器可限制边沿速率和振铃(典型值为25Ω Ω 至33Ω Ω)

–最大限度地减少布线长度/负载，在内层中埋入更长的布线(>50mm)

•电源

–匹配电源平面和接地层尺寸

–使用放置于的有效去耦和旁路元件(数十年值的倍数)

尽可能靠近器件(<10mm)

–使用推荐的铁氧体磁珠滤波器

高速 FPD-Link II/III 信号对

–100Ω Ω(总±10%)差分耦合走线(优先级)

–最小化线对内偏移(次级)

–尽量减少残桩和抽头

–使用共模扼流圈–建议使用 DLW21SN900HQ2L

–小尺寸(0603或更小尺寸)交流耦合电容器、可最大限度地减少焊盘不连续性

–对于连接器(<50mm)的短布线：无过孔、将信号对放置在表面上

层)

–对于连接线的较长线迹(>50mm)：将线迹埋在内部信号层中

–45度角正常、圆角最佳、无非对称步进

–连接连接器的布线下方的连续接地层

–在器件附近或附近将不连续(共模扼流圈、交流耦合、过孔)组合在一起

连接器(不在中间位置)

–避免使用过孔跨越极性

–远离迹线宽度大于2倍的噪声源(电源和单端迹线)

间距

–ESD 元件(可选)≤0.8pF 典型负载

此致、

Steven