TXS 系列转换器采用基于 FET 的架构，并采用 N 沟道导通栅极晶体管来打开和关闭 A 端口和 B 端口之间的连接。当强制任一输入的电压小于 ~VCCA 时，FET 连接 A 侧和 B 侧。与大多数数字器件中更早的缓冲架构不同，使用这种架构时，由于存在直接连接，输出电压直接依赖于输入电压。 对于大多数系统设计人员来说，具有 VOH/VOL 规范有助于验证下游器件是否能够正确解读逻辑电平，这就是 TXS 系列包含这些规格的原因。由于输出电压与输入电压之间的相关性，VIH/VIL 条件需要相当严格…

推挽输出 推挽输出可在高电平状态下拉出电流或在低电平状态下灌入电流。在现代 CMOS 器件中，推挽输出的最常见配置如下所示： 输出状态 正驱动器 (pFET) 负驱动器 (nFET) 高电平 导通 关断 低电平 关断 导通 当输出处于高电平状态时： P 沟道 MOSFET 导通，并从 VCC 向输出端拉出电流。 N 沟道 MOSFET 关断，不允许电流流向 GND。 当输出处于低电平状态时： P 沟道 MOSFET 关断，不允许电流从 VCC…

简短答案：对于具有总线保持电路的器件，不建议使用外部上拉/下拉电阻器。 说明： 具有总线保持电路时，只要总线保持电路处于与电阻器电源相反的状态，上拉或下拉电阻器就会构成一个分压器。 例如： 对于典型总线保持电路，输出电阻约为 1kΩ。如果输入端有一个 10kΩ 下拉电阻器，并且没有以其他方式主动驱动线路，则可能存在两种状态： (1) 总线保持电路处于低电平状态，这时没有问题。 (2) 总线保持电路处于高电平状态，现在输入电压会被拉低至约 0.9 * VCC。 如果您不关心输入处于什么状态…

TXS 系列转换器采用基于 FET 的架构，并采用 N 沟道导通栅极晶体管来打开和关闭 A 端口和 B 端口之间的连接。当强制任一输入的电压小于 ~VCCA 时，FET 连接 A 侧和 B 侧。与大多数数字器件中更早的缓冲架构不同，使用这种架构时，由于存在直接连接，输出电压直接依赖于输入电压。 对于大多数系统设计人员来说，具有 VOH/VOL 规范有助于验证下游器件是否能够正确解读逻辑电平，这就是 TXS 系列包含这些规格的原因。由于输出电压与输入电压之间的相关性，VIH/VIL 条件需要相当严格…

常见问题解答： 逻辑和电压转换 > 质量和制造 >> 电流常见问题解答 1.在 TI store 中搜索所需的器件。 2.点击器件并选择“订购和质量”链接。 3.选择“到货时通知我”链接。 4.再次选择“到货时通知我”链接。 5.此时会出现一个弹出窗口，提示您输入数量和有效的电子邮件地址。然后在出现的弹出窗口中确认已启用电子邮件通知 6.器件重新供货之后，您将收到如下所示的电子邮件通知

这个问题经常被问及，因为 HCS 逻辑系列的额定电压仅为 2V、4.5V 和 6V。以下最小/最大值是从数据表中插入的，在数据表提供的规格下可确保达到这些值。不对典型值提供保证，但典型值是正常运行条件下性能的良好估计值。 HCS 系列电气特性 参数 测试条件 VCC 最小值 典型值 MAX 单位 V T+ 正阈值电压 3.3V 1.22 1.93 2.358 V V T- 负阈值电压 3.3V 0.768 …

逻辑和电压转换常见问题解答集 - 各时期 慢速或浮点输入如何影响 CMOS 器件？ 为什么逻辑器件的器件型号具有 E4/G4 后缀？ TTL 和 5V CMOS 逻辑之间有何区别？ 逻辑器件的输入电压 (Vi) 是否可以高于电源电压 (Vcc)？ TXS TXB 与 LSF 器件之间的区别是什么？ 为什么引线框看起来氧化或腐蚀严重？ 如何确定 CMOS 逻辑器件的输出电压（VOH、VOL）或输出电流（IOH、IOL）？ 要根据数据表中给定的值估算规格值，最好使用哪种方法？ 使用以下链接查找您的问题的答案…

延迟因器件而异。一般情况下，可通过图形显示延迟： 通过上图，可得出两点 (1) 延迟始终随着电源电压的下降而增加。换言之，工作电压越低，器件越容易发生延迟。 (2) 在较低的电压下，工作电压较低系列器件的曲线比工作电压较高系列器件的曲线更平坦。换言之，VCC 波动时的延迟比较一致。

Other Parts Discussed in Thread: SN74LVC2G34 问：逻辑器件可以驱动的最大容性负载是多少？

【信号链分享】常见问题解答（持续更新中, 更新至10/28/2021） 3482.常见问题解答-Signal Chain 2021.docx 【信号链分享】常见问题解答 -2020 2477.常见问题解答-Signal Chain 2020.docx