https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1239728/dlpc3436-pwm_in-and…
https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1215792/dlp3010evm…
https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1199986/dlpdlcr230npevm…
您好、Michal、
感谢您的详细分析和输入。 我们将注意到相同的情况。 如果我有更多信息要与您分享、我们会给您回复。 再次感谢您的分析。
此致、
Sanjeev
您好 Hirak、
我深入调查了这一问题并找到了可能的根本原因。 此问题是由 PROJ_ON 被拉至低电平时提供的 PCLK 引起的。
我进行了几次硬件测试:
1)测试1:Proj_ON 低电平-> 1V8_DLP = 0.946V
2)测试2:Proj_on 低电平-> 1v8_DLP = 0.946V -> PCLK 通过线缆在短时间内接地-> 1v8_DLP…
Petr、您好!
欢迎访问 TI E2E 论坛!
请给我们一些时间来看看这个、然后回来。 感谢您的耐心!