dear:

we use the SN65DP159 for FPGA EVB,we want to 135MHz output!

and setting reg. as picture( flow the datasheet) but the result of refclk_out is 280MHz 

how can  we set the reg. to get 135MHz ?or should we set the others reg.?

Hi,

   Does SN65DP159  supports eDp to eDp?

Below is the block diagram of our program：

Thank you for your time and assistance. I look forward to your response.

参考xilinx的ZCU102相关设计，但是FPGA使用K7系列，结合自己的应用，没有使用DDC，HDP_SNK信号在我的设计中直接上拉到了3.3V，使用XILINX的HDMI核输出分辨率为1080p@60Hz分辨率视频。

在调试中，DP159输入信号的AC耦合前后断信号都有信号（时钟频率正确，为148.5MHz，时钟单端摆幅约为200mv），并参照xilinx的demo程序进行了配置，且配置后读取的值与预想配置的值一致。

但是在DP159的后端没有对应的波形输出…

在设计中使用dp159作为retimer clk(支持hdmi 2.0)，dp159是否有linux kernel中的驱动？

Hi,想確認底下SN65DP159RGZT & TMDS181IRGZT設計是否Ok. 還請comment.

Hi, 想麻煩幫忙確認TMDS181IRGZT & SN65DP159RGZT 設計.

de-emphais 选 -2dB还是 0 dB？

这个和什么有关？

我们希望使用DP159将交流耦合TMDS输入转换为HDMI-TMDS输出进行视频流的传输，其中传输的视频流格式为RAW，数据带宽为4.752，其中需要说明的是输入的参考差分时钟并不存在，只有数据通道输入是有效的。

我们希望通过在FPGA中指定输入的Line Rate和输出接收的Line Rate都为4.752来替代HDMI参考时钟通道，这样是否可以（类似于串口接收两端指定波特率的形式…

DP159的寄存器配置一定要按照SLLA358说明进行上电初始化配置？

我看里面有一些参数配置，可是不知道具体的字段说明，还是说按照要求配置就行？

Q1：从调试HPD_SRC信号来看，当OE为低时，该信号为高，当OE为高时，该信号为低；是不是可以理解为OE为高，HPD_SRC为低时，是正常的可以传输视频流的？
A1：Q1已解决

Q2：比如我要配置0Bh寄存器，其中的bit[2]为Reserved，但是其它的bit是可以写入配置的，文档中有提到配置保留bit可以会产生意外情况，所以请问我这个对0Bh的[7:0]写入配置应该没有影响把？

Q3：关于TMDS_CLOCK_RATIO_STATUS字段的一些疑问…

① 写入和读出的寄存器数据不一致

② 读出过程中有的有应答，有的没有应答

以下是关于配置HDMI2.0的寄存器写入和读取的顺序，0-4为写入，5-9为读出对应写入的寄存器

[0]寄存器写入的实际波形图如下：

[1]寄存器写入的实际波形图如下：

[0]寄存器读出的实际波形图如下：为什么发送7位器件地址+1读标识没有应答？

[1]寄存器读出的实际波形图如下：为什么写入和读出的数据不一致？

SN65DP159RGZR作为HDMI应用
0x0C寄存器的[1:0]位似乎不可控，程序中这两位写入 01，读出来是00
已经是在IIC模式下

现在是这样的，FPGA输出三路数据和一路时钟通道，其中数据速率为4.752Gbps，即HDMI2.0，现在需要对其进行配置然后传输

① 通过vivado中的HDMI输入输出demo，找到其中的dp159.c文件，不知是否按照其配置更改为verilog就可？

② 如何确定DP159是ZOMBIE还是ES器件，在我们的DP159背面，其丝印为DP159 TI 97I C7EZ G4，请问这个属于哪种器件

③ 由于没有SLLA359手册，所以我这边参考的是ZCU104demo中的dp159…

使用SN65DP159通过HDMI连接便携式显示器，显示功能正常，但是测量发现在开机过程和关机过程HDMI的4对儿差分信号有5.6V的电压尖峰，长期导致SN65DP159损坏，加不同型号共模电感和TVS无法抑制共模电压尖峰

使用其他板卡使用其他重定时器芯片连接至该便携式显示器，测量没有电压冲击，这种情况是否和SN65DP159模式配置有关？

SN65DP159RSBR使用HDMI转HDMI重定时，4对差分线采用直连的方式，OE 68K接3V3 ,          SDA_CTL 和SCL_CTL  接GND，          I2C_EN/PIN 68K接地，            SLEW_CTL 68K接3V3，             PRE_SEL悬空，               EQ_SEL/A0 悬空，             HDMI_SEL/A1 68K接地。两端HDMI接显示器和电脑主板，发现无法正常显示，会是什么原因。

DDC信号经过SN65DP159后波形会变化，这是什么原因导致的？

下图是其中一根线的测试波形，黄色为SCL_SRC，红色为SCL_SNK：

datasheet中只说明了SDA_SRC/SCL_SRC和SDA_SNK/SCL_SNK存在延时(典型值为230nS)，如下图

we new design HDMI 2.0 TX side used DP159 & TPD5S115YFFR

1.please revuew circuit.

2.If the access circuit, we are worried that the DDC capacitor exceeds Hhdmi_2.0_dp159_TX_OUTP_OK.pdfDMI SPEC 50PF,Can you help me confirm this…

DP159.pptx

Hi David!

please check the follow Configuration questions,it is urgent! The Dp159  applied in the sink end

Thx.

       目前我们有在使用DP159 retimer这个芯片，这个芯片主要用于DP信号的加强，我们在使用这个芯片时碰到以下几个问题：

• DP159完成PLL Locked的时间一般是多久，以及最大的等待时间建议是多少，没有完成PLL Locked是否需要重新完整配置一遍DP159？

• 偶发开机上电，显示屏No Signal，抓取MCU配置DP1…

你好，我在设计过程中没有注意到SN65DP159输入的电容前端需要额外的50Ω上拉电阻，想问一下，是否有与这款芯片pin对pin的直流耦合型HDMI redriver或retimer，请注意我选用的40PIN的型号SN65DP159RSBR。谢谢。

需要输出4K 120Hz 的视频，以4:2:0格式推出，请问SN65DP159是否满足需求。

你好，

    我们目前在设计一款工控机产品，CPU采用Intel。若使用Intel DDI信号要输出HDMI 2.0(不做DP Dual mode)，应该选用 RSB封装的就可以了吗？

SN65DP159 这颗芯片 TMDS 输出 为啥需要接 50R 上拉电阻，不接的话工作会不正常，没想明白原因

请问有人用过SN65DP159吗？

DP１.２输入时是否支持HDCP1.4解密？

HDMI输出是否可以不进行HDCP的加密？

我的MCU通过SN65DP159的DDC通道读取显示器的EDID，始终读取不到，示波器测量，SN65DP159的LINK端DDC没有I2C信号，但是SN65DP159的SRC端是有DDC信号的。请问有哪些方面会导致DDC信号出问题？